[發(fā)明專利]柵極的制造方法

在審

• 申請?zhí)枺?/td>: 201810330450.5
• 申請日: 2018-04-13
• 公開（公告）號: CN108493159A
• 公開（公告）日: 2018-09-04
• 發(fā)明（設計）人: 李昱廷;卻玉蓉;劉怡良;龔昌鴻;陳建勛
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發(fā)明公開了一種柵極的制造方法，包括步驟：步驟一、形成柵介質層和多晶硅柵；步驟二、形成硬質掩模層；步驟三、光刻刻蝕形成多個柵極；步驟四、在柵極的側面形成由氮化層組成的側墻；步驟五、去除多晶硅柵頂部的硬質掩模層；步驟六、形成由氮化層組成的接觸孔刻蝕停止層；步驟七、形成由氧化層組成的層間膜；步驟八、進行以接觸孔刻蝕停止層為停止層對層間膜進行減薄的第一次化學機械研磨；步驟九、進行以多晶硅柵為停止層同時對接觸孔刻蝕停止層、側墻和層間膜進行研磨的第二次化學機械研磨并實現(xiàn)柵極的平坦化。本發(fā)明能改善柵極后的第一層層間膜和柵極之間的高度控制，提高第一層層間膜和多晶硅柵之間的高度的一致性。

技術領域

本發(fā)明涉及一種半導體集成電路制造方法，特別是涉及一種柵極的制造方法。

背景技術

現(xiàn)有先進邏輯芯片工藝中，原件通常包括n型場效應晶體管(FET)即nFET和p型場效應晶體管即pFET，為了增加原件電性性能，會pFET或nFET的工藝外額外進行原件增強工藝。這些原件增強工藝會直接影響到后續(xù)各種不同原件間柵極高度，造成后續(xù)不同原件間柵極高度的不同而影響原件電性。如圖1A至圖1D所示，是現(xiàn)有方法各步驟中的器件結構圖，現(xiàn)有柵極的制造方法包括如下步驟：

步驟一、如圖1A所示，提供一半導體襯底101，在所述半導體襯底101表面依次形成柵介質層和多晶硅柵103。

所述半導體襯底101為硅襯底。所述柵介質層為柵氧化層。在所述半導體襯底101中形成有場氧化層102，由所述場氧化層102隔離出有源區(qū)。所述場氧化層102為淺溝槽場氧，采用淺溝槽隔離工藝形成。

所述有源區(qū)包括核心區(qū)域對應的有源區(qū)和輸入輸出區(qū)域對應的有源區(qū)。

所述柵極對應的原件包括核心原件和輸入輸出原件。所述原件為場效應晶體管。所述原件包括n型場效應晶體管和p型場效應晶體管。圖1A中的顯示了核心nFET201、核心pFET202，輸入輸出nFET203，輸入輸出pFET204。

步驟二、在所述多晶硅柵103的表面形成硬質掩模層。

所述硬質掩模層由氮化層組成。

步驟三、進行光刻刻蝕形成多個柵極，各所述柵極由刻蝕后的所述柵介質層、所述多晶硅柵103和所述硬質掩模層疊加而成。

步驟四、在各所述柵極的側面形成由氮化層材料組成的側墻104。

所述側墻104形成之后還包括在所述柵極兩側的所述半導體襯底101表面形成原件的源區(qū)和漏區(qū)的步驟。

在形成所述原件的源區(qū)和漏區(qū)的過程中包括原件增強工藝，所述原件增強工藝使相應的所述原件的柵極的高度降低，增加各所述柵極之間的高度差。現(xiàn)有中，所述原件增強工藝為鍺硅工藝。所述原件增強工藝在所述p型場效應晶體管的源區(qū)或漏區(qū)形成鍺硅層105。這樣會使得p型場效應晶體管對應的柵極結構較n型場效應晶體管對應的柵極結構矮，如圖1A中的AA線所示。

步驟五、去除所述多晶硅柵103頂部的所述硬質掩模層，所述側墻104具有突出在所述多晶硅柵103頂部的突出結構。同樣，所述側墻104的頂部表面之間具有高度差，如圖1A中的BB線所示，核心nFET201和輸入輸出nFET203的所述側墻104的頂部表面的高度高于核心pFET202和輸入輸出pFET204的所述側墻104的頂部表面的高度。

去除所述多晶硅柵103頂部的所述硬質掩模層通常采用光阻回刻(PR etchingback，PREB)工藝實現(xiàn)。PREB是先涂布一層光刻膠即光阻，然后對光阻進行回刻，回刻后的光阻位于柵極之間的間隔區(qū)域中，之后以光阻為自對準掩膜將都多晶硅柵103頂部的硬質掩模層去除。