[發明專利]具有HKMG的PMOS

在審

• 申請號: 201810330260.3
• 申請日: 2018-04-13
• 公開（公告）號: CN108417619A
• 公開（公告）日: 2018-08-17
• 發明（設計）人: 王世銘;黃志森;許佑銓
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L29/49
• 分類號: H01L29/49;H01L29/78
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種具有HKMG的PMOS，HKMG包括柵介質層和金屬柵，在柵介質層和金屬柵之間具有第一功函數層和第二功函數層，第一功函數層為PMOS的功函數層；第二功函數層為NMOS的功函數層，在第一功函數層和第二功函數層之間具有第一阻障層，第一功函數層、第一阻障層和第二功函數層形成疊加的結構，第一阻障層用于防止第二功函數層和金屬柵的材料對第一功函數層的影響，使PMOS的性能穩定。本發明能防止金屬柵的金屬材料穿透到底部的PMOS管的功函數層中，從而能提高PMOS的穩定性；不需要額外增加光罩，不會增加工藝的復雜性，工藝成本低；不會影響到NMOS的特性。

技術領域

本發明涉及一種半導體集成電路，特別涉及一種具有HKMG的PMOS。

背景技術

HKMG具有高介電常數(HK)的柵介質層以及金屬柵(MG)，故本領域中通常縮寫為HKMG。如圖1所示，是現有具有HKMG的PMOS的結構圖，現有具有HKMG的PMOS的HKMG包括柵介質層和金屬柵108，

所述柵介質層包括高介電常數層102。所述高介電常數層102的材料包括二氧化硅(SiO2)，氮化硅(Si3N4)，三氧化二鋁(Al2O3)，五氧化二鉭(Ta2O5)，氧化釔(Y2O3)，硅酸鉿氧化合物(HfSiO4)，二氧化鉿(HfO2)，氧化鑭(La2O3)，二氧化鋯(ZrO2)，鈦酸鍶(SrTiO3)，硅酸鋯氧化合物(ZrSiO4)等。

在所述高介電常數層102和半導體襯底101之間通常設置由界面層(IL)。現有工藝中，所述高介電常數層102的材料通常采用HfO2，界面層通常采用SiO2。

所述柵介質層還包括由氮化鈦層(TiN)103和氮化鉭層(TaN)104組成阻障層，阻障層位于所述高介電常數層102的頂部，氮化鈦層(TiN)103和氮化鉭層(TaN)104組成的阻障層位于后續的第一功函數層105的底部，故由氮化鈦層(TiN)103和氮化鉭層(TaN)104組成的阻障層也稱為底部阻障層(Bottom Barrier Metal，BBM)。

在氮化鉭層104的頂部依次疊加由所述第一功函數層105、第二功函數層106、所述蓋帽層107和所述金屬柵108。

所述蓋帽層107位于所述第二功函數層106的頂部，通常也稱為頂部阻障層(Tottom Barrier Metal，TBM)。

所述第一功函數層105為PMOS的功函數層(P-WF layer)，材料通常為TiN。

所述第二功函數層106為NMOS的功函數層(N-WF layer)，材料通常為TiAl。

所述金屬柵108的材料為Al。

所述蓋帽層107的材料為TiN或者為TiN和Ti的疊加層。

在所述HKMG的側面形成有側墻109。源區110和漏區111形成于所述HKMG兩側的半導體襯底101中。

28nm技術節點的HKMG工藝,目前有兩種做法：

第一種方法為：NMOS和PMOS的HKMG分次處理功函數層(WF layer)；這需要采用光刻工藝對NMOS的功函數層和PMOS的功函數層分別進行定義。

第二種方法為：生成P-WF layer,再長N-WF layer。

第二種方法的簡易流程為：

形成柵介質層的步驟稱為Gox Loop，包括：依次形成IL、所述高介電常數層102和BBM的氮化鈦層103。