[發(fā)明專利]系統(tǒng)級芯片測評裝置和方法

在審

• 申請?zhí)枺?/td>: 201810326534.1
• 申請日: 2018-04-12
• 公開（公告）號: CN108594106A
• 公開（公告）日: 2018-09-28
• 發(fā)明（設(shè)計）人: 王小強;羅軍;唐銳;李軍求;孫宇
• 申請（專利權(quán)）人: 中國電子產(chǎn)品可靠性與環(huán)境試驗研究所（（工業(yè)和信息化部電子第五研究所）（中國賽寶實驗室））
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 廣州華進聯(lián)合專利商標(biāo)代理有限公司 44224
• 代理人: 黃曉慶

1.一種系統(tǒng)級芯片測評裝置，其特征在于，包括ATE測試板、SoC系統(tǒng)驗證板和控制器，所述ATE測試板和所述SoC系統(tǒng)驗證板分別與所述控制器連接；

所述控制器控制所述ATE測試板獲取待測系統(tǒng)級芯片的參數(shù)級數(shù)據(jù)，控制所述SoC系統(tǒng)驗證板獲取所述待測系統(tǒng)級芯片的應(yīng)用級數(shù)據(jù)，并根據(jù)所述待測系統(tǒng)級芯片的參數(shù)級數(shù)據(jù)和應(yīng)用級數(shù)據(jù)，得到所述待測系統(tǒng)芯片的測評結(jié)果。

2.根據(jù)權(quán)利要求1所述的系統(tǒng)級芯片測評裝置，其特征在于，還包括開發(fā)板，所述開發(fā)板與所述SoC系統(tǒng)驗證板連接。

3.根據(jù)權(quán)利要求1所述的系統(tǒng)級芯片測評裝置，其特征在于，還包括信號發(fā)生器，所述信號發(fā)生器與所述SoC系統(tǒng)驗證板連接。

4.根據(jù)權(quán)利要求1所述的系統(tǒng)級芯片測評裝置，其特征在于，還包括示波器，所述示波器與所述SoC系統(tǒng)驗證板連接。

5.根據(jù)權(quán)利要求1所述的系統(tǒng)級芯片測評裝置，其特征在于，還包括上位機，所述上位機與所述SoC系統(tǒng)驗證板連接。

6.根據(jù)權(quán)利要求1所述的系統(tǒng)級芯片測評裝置，其特征在于，所述SoC系統(tǒng)驗證板包括外設(shè)接口和處理器，所述外設(shè)接口與所述處理器連接，所述處理器與待測系統(tǒng)級芯片連接。

7.根據(jù)權(quán)利要求6所述的系統(tǒng)級芯片測評裝置，其特征在于，所述SoC系統(tǒng)驗證板還包括SoC測試插座，所述待測系統(tǒng)級芯片通過所述SoC測試插座與所述處理器連接。

8.根據(jù)權(quán)利要求6所述的系統(tǒng)級芯片測評裝置，其特征在于，所述SoC系統(tǒng)驗證板還包括存儲器接口，所述存儲器接口與所述處理器連接。

9.一種如權(quán)利要求1-8任一項所述的系統(tǒng)級芯片測評裝置的系統(tǒng)級芯片測評方法，其特征在于，包括步驟：

對所述待測系統(tǒng)級芯片通過所述ATE測試板進行ATE測試，得到所述待測系統(tǒng)級芯片的參數(shù)級數(shù)據(jù)；

當(dāng)所述待測系統(tǒng)級芯片的ATE測試合格時，對所述待測系統(tǒng)級芯片通過SoC系統(tǒng)驗證板進行板級測試，得到所述待測系統(tǒng)級芯片的應(yīng)用級數(shù)據(jù)；

根據(jù)所述待測系統(tǒng)級芯片的參數(shù)級數(shù)據(jù)以及所述待測系統(tǒng)級芯片的應(yīng)用級數(shù)據(jù)，得到所述待測系統(tǒng)級芯片的測評結(jié)果。

10.根據(jù)權(quán)利要求9所述的系統(tǒng)級芯片測評方法，其特征在于，所述對所述待測系統(tǒng)級芯片通過所述ATE測試板進行ATE測試，得到所述待測系統(tǒng)級芯片的參數(shù)級數(shù)據(jù)之后還包括：

當(dāng)所述待測系統(tǒng)級芯片的ATE測試不合格時，對所述ATE測試不合格的待測系統(tǒng)級芯片進行失效分析。