[發(fā)明專利]一種高精度、低功耗電源裝置的工作方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201810322250.5
• 申請(qǐng)日: 2017-05-09
• 公開(kāi)（公告）號(hào): CN108427467A
• 公開(kāi)（公告）日: 2018-08-21
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請(qǐng)（專利權(quán)）人: 吳彬
• 主分類號(hào): G05F1/567
• 分類號(hào): G05F1/567
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

本發(fā)明涉及模擬電路技術(shù)領(lǐng)域，尤其涉及的是一種高精度、低功耗電源裝置的工作方法。本發(fā)明中的一種低功耗帶隙基準(zhǔn)源，包括輸入穩(wěn)壓電路和基準(zhǔn)源產(chǎn)生電路。本發(fā)明還提供了一種電源裝置。本發(fā)明在傳統(tǒng)帶隙基準(zhǔn)電壓電路的基礎(chǔ)上，通過(guò)增加溫度補(bǔ)償支路，降低了輸出電壓的溫度系數(shù)，并且具有較低的功耗。

技術(shù)領(lǐng)域

本發(fā)明涉及模擬電路技術(shù)領(lǐng)域，尤其涉及的是一種高精度、低功耗電源裝置。

背景技術(shù)

基準(zhǔn)電壓產(chǎn)生電路是模擬電路設(shè)計(jì)、混合信號(hào)電路設(shè)計(jì)以及數(shù)字設(shè)計(jì)中的基本模塊單元，它的作用是為系統(tǒng)提供一個(gè)不隨溫度及供電電壓變化的基準(zhǔn)電壓。在基準(zhǔn)電壓產(chǎn)生電路中，溫度系數(shù)（TC，Temperature Coefficient）和電源抑制比（PSRR，Power SupplyRejection Ratio）這兩個(gè)參數(shù)對(duì)電源性能的好壞起著決定性的作用，高精度、低功耗、高電源抑制比、低溫度系數(shù)的基準(zhǔn)電壓產(chǎn)生電路對(duì)于整個(gè)電路來(lái)說(shuō)至關(guān)重要。傳統(tǒng)的帶隙基準(zhǔn)電壓通過(guò)將兩個(gè)具有正負(fù)溫度系數(shù)的電壓進(jìn)行線性疊加即可得到零溫度系數(shù)的基準(zhǔn)電壓。兩個(gè)雙極型三極管的基極-發(fā)射極電壓的差值是與絕對(duì)溫度成正比的，雙極晶體管的基極-發(fā)射極電壓具有負(fù)溫度系數(shù)性質(zhì)，利用這兩種不同性質(zhì)的電壓配以一定的比例得到與溫度變化無(wú)關(guān)的基準(zhǔn)電壓。由于傳統(tǒng)的基準(zhǔn)電壓產(chǎn)生電路只進(jìn)行線性補(bǔ)償，精度差，在溫度范圍變化較大時(shí)，產(chǎn)生的電壓通常不太理想，尤其是在一些對(duì)電壓精度要求比較高的電路中，線性補(bǔ)償后產(chǎn)生的電壓遠(yuǎn)遠(yuǎn)不能滿足要求。基于此，本發(fā)明提供了一種具有更高精度的低功耗帶隙基準(zhǔn)源。另外，本發(fā)明還提供了一種電源裝置。

發(fā)明內(nèi)容

本發(fā)明的目的是為了解決現(xiàn)有技術(shù)中帶隙基準(zhǔn)源溫度系數(shù)高、功耗高的問(wèn)題，提供了一種更高精度的低功耗帶隙基準(zhǔn)源及電源裝置。

本發(fā)明提供了一種低功耗帶隙基準(zhǔn)源，包括輸入穩(wěn)壓電路和基準(zhǔn)源產(chǎn)生電路；所述輸入穩(wěn)壓電路包括第一運(yùn)算放大器OP1，第一運(yùn)算放大器OP1正向輸入端連接輸入電壓VIN，第一運(yùn)算放大器OP1的輸出端連接第一PMOS管P1的柵極和第一電容C1的一端，第一PMOS管P1的源極連接電壓VDD，第一PMOS管P1的漏極連接第一電容C1的另一端和第一電阻R1的一端，第一電阻R1的另一端連接第一運(yùn)算放大器OP1的反向輸入端和第二電阻R2的一端，第二電阻R2的另一端接地；所述基準(zhǔn)源產(chǎn)生電路包括：第二PMOS管P2，第二PMOS管P2的源極連接第一PMOS管P1的漏極，第二PMOS管P2的柵極連接第二運(yùn)算放大器OP2的輸出端，第二PMOS管P2的漏極連接第一NMOS管N1的漏極和柵極以及第二NMOS管N2的柵極，第一NMOS管N1的源極連接第三電阻R3的第一端，第三電阻R3的另一端接地；第四電阻R4的一端連接第一PMOS管P1的漏極，第四電阻R4的另一端連接第三PMOS管P3的源極，第三PMOS管P3的柵極連接第二運(yùn)算放大器OP2的輸出端，第三PMOS管P3的漏極連接第五電阻R5的一端，第五電阻R5的另一端連接第六電阻R6、第七電阻R7的一端以及第二NMOS管N2的漏極，第六電阻R6的另一端連接第八電阻R8的一端和第二運(yùn)算放大器OP2的反向輸入端，第八電阻R8的另一端連接第一三極管Q1的發(fā)射極，第七電阻R7的另一端連接第二運(yùn)算放大器OP2的正向輸入端和第二三極管Q2的發(fā)射極，第一三極管Q1的集電極接地，第一三極管Q1的基極連接第九電阻R9的一端，第九電阻R9的另一端接地，第二三極管Q2的集電極接地，第二三極管Q2的基極連接第十電阻R10的一端，第十電阻R10的另一端接地，第三PMOS管P3的漏極即為基準(zhǔn)源電路的輸出端VOUT。所述第一三極管Q1、第二三極管Q2均為PNP管。