[發明專利]時序信號生成方法、裝置、邏輯電路板及存儲介質

有效

• 申請號: 201810322102.3
• 申請日: 2018-04-11
• 公開（公告）號: CN110362524B
• 公開（公告）日: 2021-04-09
• 發明（設計）人: 瞿勇;徐春暉;杜皓
• 申請（專利權）人: 杭州海康威視數字技術股份有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 北京柏杉松知識產權代理事務所(普通合伙) 11413
• 代理人: 李欣;馬敬

本發明實施例提供了時序信號生成方法、裝置、邏輯電路板及存儲介質，該方法包括：接收主設備發送的時序設置指令，時序設置指令中攜帶針對待交互I2C設備的時序信號的時序片段的種類及順序；按照時序設置指令中時序信號的時序片段的種類及順序，生成目標時序信號。在本發明實施例的時序信號生成方法中，按照時序設置指令中時序信號的時序片段的種類及順序，生成目標時序信號，可以生產指定類型的時序信號，從而滿足不同種類的I2C設備的時序。在添加新的I2C設備后，不必添加新的寄存器，通過時序設置指令實現生成符合新的I2C設備的時序的時序信號，能夠便于對新添加I2C設備的使用，節約時間成本。

技術領域

本發明涉及計算機技術領域，特別是涉及時序信號生成方法、裝置、邏輯電路板及存儲介質。

背景技術

在利用主設備對I2C(Inter-Integrated Circuit)設備(從設備)進行讀寫操作時，可以在主設備及I2C設備間添加邏輯電路板，例如FPGA(Field－Programmable GateArray，現場可編程門陣列)或CPLD(Complex Programmable Logic Device，復雜可編程邏輯器件)，來實現針對不同時序的I2C設備生成不同的時序信號。

相關技術中，在通過FPGA實現主設備對多個I2C設備進行讀寫操作時，FPGA會針對每個I2C設備建立一個寄存器，寄存器中會記錄該寄存器對應的I2C設備的時序信號的時序，在主設備對待交互I2C設備進行讀寫操作時，主設備直接通過該待交互I2C設備的寄存器，生成該待交互I2C設備的時序信號，從而實現對該I2C設備的讀寫操作。

但是采用上述方法，在添加新的I2C設備時，需要在FPGA中添加符合新的I2C設備的時序的寄存器，通過添加的寄存器生成新的I2C設備的時序信號，導致不便于對新添加I2C設備的使用。

發明內容

本發明實施例提供一種時序信號生成方法、裝置、邏輯電路板及存儲介質，用于解決目前存在的不便于對新添加I2C設備使用的技術問題。具體技術方案如下：

第一方面，本發明實施例提供了一種I2C設備時序信號生成方法，應用于邏輯電路板，所述方法包括：

接收主設備發送的時序設置指令，所述時序設置指令中攜帶針對待交互I2C設備的時序信號的時序片段的種類及順序；

按照所述時序設置指令中時序信號的時序片段的種類及順序，生成目標時序信號。

可選的，本發明實施例的應用于邏輯電路板的I2C設備時序信號生成方法，還包括：

接收所述主設備發送的時序控制指令，其中，所述時序控制指令中攜帶所述待交互I2C設備的標識；

根據所述待交互I2C設備的標識，確定所述邏輯電路板的與所述待交互I2C設備通信的端口，作為目標端口；

在所述生成目標時序信號之后，所述方法還包括：

通過所述目標端口，完成與所述待交互I2C設備間所述目標時序信號的傳輸。

可選的，在本發明實施例的時序信號生成方法中，所述目標時序信號包括用于表征連續讀取/寫入的字節數的時序片段，以實現數據的連續讀取/寫入。

第二方面，本發明實施例提供了一種I2C設備時序信號生成方法，應用于主設備，所述方法包括：

獲取讀寫操作指令，其中，所述讀寫操作指令為針對待交互I2C設備執行指定操作的指令；

生成針對所述讀寫操作指令的時序設置指令，其中，所述時序設置指令中攜帶時序信號的時序片段的種類及順序；

向邏輯電路板發送所述時序設置指令，以使所述邏輯電路板根據所述時序設置指令生成目標時序信號。