[發明專利]一種基于深度自編碼器網絡的電路結構可靠性預測方法

有效

• 申請號: 201810321633.0
• 申請日: 2018-04-11
• 公開（公告）號: CN108829908B
• 公開（公告）日: 2022-04-08
• 發明（設計）人: 肖杰;馬偉峰;施展輝;黃玉嬌;胡海根;李偉
• 申請（專利權）人: 浙江工業大學
• 主分類號: G06F30/398
• 分類號: G06F30/398;G06F30/27;G06N3/04;G06N3/08;G06F119/02;G06F115/06
• 代理公司: 杭州斯可睿專利事務所有限公司 33241
• 代理人: 王利強

一種基于深度自編碼器網絡的電路結構可靠性預測方法，包括以下步驟：步驟1：網表解析及相關量的初始化，步驟2：創建電路的特征集；步驟3：基于基準電路集合采集對應特征集[TS,PF,AP]的數據集[ts,pf,ap]及其標簽R所對應的數據r；步驟4：依據數據集[ts,pf,ap,r]的特點與規模，構建面向電路可靠性預測的DAN模型；步驟5：基于所選取的DAN模型，依據新輸入的特征數據，實現對電路結構可靠性的快速預測。本發明提供一種兼顧可靠性和計算時空開銷的基于深度自編碼器網絡的電路結構可靠性預測方法。

技術領域

本發明涉及集成電路結構可靠性的預測，具體來說是一種基于深度自編碼器網絡的電路結構可靠性預測方法。

背景技術

隨著集成電路產品在各個領域的大規模應用，如航空、醫療與工業等，對其可靠性也提出了更高的要求。然而，隨著半導體器件特征尺寸的不斷縮小與集成度的不斷提高，不確定性故障，如間歇性故障與瞬時故障等，對電路可靠性的影響就顯得愈發明顯。因此，提高電路的可靠性是一項非常重要的工作，它直接關系到人們生命財產的安全，而可靠性評估是提高電路可靠性的重要前提之一。

面對當前的超大規模集成電路，傳統基于仿真建模的方法在計算復雜度上稍顯不足。比如概率轉移矩陣模型、概率門模型與貝葉斯網絡方法等，它們往往在具有較高評估精度的同時也有著較大的計算時空開銷，且要求評估對象為具體存在的實體。然而，面對當前新技術應用加快，產品更新換代加速的時代，需要有能夠在產品構思階段便可實現對電路可靠性進行快速評估的新方法技術。

發明內容

為了克服現有的電路結構可靠性預測方法的無法兼顧可靠性和計算時空開銷的不足，本發明提供一種兼顧可靠性和計算時空開銷的基于深度自編碼器網絡的電路結構可靠性預測方法。

本發明解決其技術問題所采用的技術方案是：

一種基于深度自編碼器網絡的電路結構可靠性預測方法，所述預測方法包括以下步驟：

步驟1：網表解析及相關量的初始化，過程如下：

1.1)解析網表，并生成電路的完整性鏈表LC；

1.2)在LC中標識電路的層級數Ts；

步驟2：創建電路的特征集；

步驟3：基于基準電路集合采集對應特征集[TS,PF,AP]的數據集[ts,pf,ap]及其標簽R所對應的數據r；

步驟4：依據數據集[ts,pf,ap,r]的特點與規模，構建面向電路可靠性預測的DAN模型；

步驟5：基于所選取的DAN模型，依據新輸入的特征數據，實現對電路結構可靠性的快速預測。

進一步，所述步驟2的過程如下：

2.1)依據電路結構，構建面向拓撲結構的電路特征TS＝{PIs,Ts,Gs,As,NAs,Os,NOs,Ns,XOs,XNOs,Bs,Fs,FOs}，其中，PIs指原始輸入端數，Ts指層級數，Gs指門單元數，As指與門數，NAs指與非門數，Os指或門數，NOs指或非門數，Ns指非門數，XOs指異或門數，XNOs指同或門數，Bs指Buff數，Fs指扇出源數，FOs指扇出分支數；

2.2)基于當前工藝下器件的實際可靠性水平，構建面向過程性因子的電路特征PF，其取值pf＝{10^d|d＝-1,-2,…,-10}；

2.3)基于輸入向量，構建面向應用環境的電路特征AP，其由隨機生成的電路輸入向量ap構成。

再進一步，所述步驟3的過程如下：