[發明專利]半導體工藝的關鍵尺寸的監測結構及監測方法

有效

• 申請號: 201810317822.0
• 申請日: 2018-04-10
• 公開（公告）號: CN110364447B
• 公開（公告）日: 2021-07-09
• 發明（設計）人: 孫曉峰;秦仁剛;盛拓
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 汪洋;馮永貞

本發明涉及一種半導體工藝的關鍵尺寸的監測結構及監測方法。所述測試結構包括：第一測試件，具有第一寬度、第一長度和第一電學參數；第二測試件，包括至少一個測試條，所述測試條具有第二寬度和第二長度，所述第二測試件具有第二電學參數，其中，第二寬度遠小于所述第一寬度、第一長度、第二長度，所述第二寬度的設計尺寸為所述半導體工藝的關鍵尺寸，根據第一測試件的第一電學參數、第一寬度、第一長度以及所述第二測試件的第二電學參數、第二長度來監測所述第二寬度的實際尺寸，通過將所述第二寬度的實際尺寸與所述第二寬度的設計尺寸相比來判斷所述半導體工藝的關鍵尺寸是否發生變化。通過所述結構和方法絕大部分關鍵層次的CD都可以監控。

技術領域

本發明涉及半導體領域，具體地，本發明涉及一種半導體工藝中半導體工藝的關鍵尺寸的監測結構及監測方法。

背景技術

集成電路制造技術是一個復雜的工藝，技術更新很快。表征集成電路制造技術的一個關鍵參數為最小特征尺寸，即關鍵尺寸(critical dimension，CD)，關鍵尺寸的大小從最初的125微米發展到現在的0.13微米，甚至更小，正是由于關鍵尺寸的減小才使得每個芯片上設置百萬個器件成為可能。

目前產品講求輕薄短小，IC體積越來越小、功能越來越強、腳數越來越多，為了降低芯片封裝所占的面積與改善IC效能，現階段覆晶(Flip Chip)方式封裝普遍被應用于繪圖芯片、芯片組、存儲器及CPU等。上述高階封裝方式單價高昂，如果能在封裝前進行芯片測試，發現有不良品存在晶圓當中，即進行標記，直到后段封裝制程前將這些標記的不良品舍棄，可省下不必要的封裝成本。

現有技術中針對晶圓測試的方法包括多種，其中最常用的方法為晶圓可接受測試(wafer acceptance test，WAT)，所述WAT方法是針對專門測試圖形(test key)進行測試通過電參數來判斷各步工藝是否正常和穩定。

為了提高器件的可靠性和性能，在器件制備過程中WAT測試，例如在器件關鍵步驟中都會在線(Inline)量測形成的圖案或者元件的關鍵尺寸(CD)，但每個層一般都只能測試部分元件或區域，例如1-2片膜層，實際工藝步驟是復雜的，而且片和片之間的也可能存在比較大的差異，特別對一些非常關鍵的層次，如有源區/柵極層(gate,GT)等，會直接影響器件的特性，當前還沒有一個合適的測試圖形(test key)來直接在線監測(monitor Inline)關鍵尺寸的波動，用監測關鍵尺寸的測試圖形(test key)再結合器件的特性可以很快鎖定在線關鍵尺寸是否產生偏差。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明提供了一種半導體工藝的關鍵尺寸的監測結構，所述監測結構包括：

所述監測結構包括：

第一測試件，具有第一寬度、第一長度和第一電學參數；

第二測試件，包括至少一個測試條，所述測試條具有第二寬度和第二長度，所述第二測試件具有第二電學參數，其中，所述第二寬度遠小于所述第一寬度、第一長度、第二長度，所述第二寬度的設計尺寸為所述半導體工藝的關鍵尺寸，根據所述第一測試件的第一電學參數、第一寬度、第一長度以及所述第二測試件的第二電學參數、第二長度來監測所述第二寬度的實際尺寸，通過將所述第二寬度的實際尺寸與所述第二寬度的設計尺寸相比來判斷所述半導體工藝的關鍵尺寸是否發生變化。

可選地，所述第一測試件的厚度與所述第二測試件的厚度相同。

可選地，所述第二測試件包括彼此相互平行設置的若干所述測試條，若干所述測試條相互間隔設置。

可選地，所述第一測試件包括呈長方體結構的電阻條，所述第二測試件包括呈長方體結構的電阻條；