[發(fā)明專利]非穩(wěn)態(tài)數(shù)據(jù)實(shí)時(shí)采集數(shù)據(jù)壓縮方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810312748.3
• 申請(qǐng)日: 2018-04-09
• 公開（公告）號(hào): CN108616280B
• 公開（公告）日: 2021-10-26
• 發(fā)明（設(shè)計(jì)）人: 杜林;陳偉根;王有元;李劍;萬福;余輝宗;王棣生
• 申請(qǐng)（專利權(quán)）人: 重慶大學(xué)
• 主分類號(hào): H03M7/30
• 分類號(hào): H03M7/30
• 代理公司: 北京同恒源知識(shí)產(chǎn)權(quán)代理有限公司 11275
• 代理人: 趙榮之

1.一種非穩(wěn)態(tài)數(shù)據(jù)實(shí)時(shí)采集數(shù)據(jù)壓縮方法，其特征在于：基于FPGA平臺(tái)和硬件描述語言，所述FPGA平臺(tái)分別連接至模數(shù)轉(zhuǎn)換器ADC和外部存儲(chǔ)器，模擬信號(hào)通過信號(hào)調(diào)理電路輸入所述模數(shù)轉(zhuǎn)換器，包括以下步驟：

S1：初始化FPGA系統(tǒng)參數(shù)；

S2：?jiǎn)?dòng)ADC進(jìn)行模數(shù)轉(zhuǎn)換；

S3：FPGA接收ADC的AD轉(zhuǎn)換值D_I，并計(jì)算中間比較變量D_R與轉(zhuǎn)換值D_I的差值，D_R初始值由初始化程序給出；

S4：判斷|D_R-D_I|≤D_L，若是，則認(rèn)為為同一數(shù)據(jù)，重復(fù)個(gè)數(shù)n＝n+1，執(zhí)行步驟S5，若|D_R-D_I|＞D_L，則認(rèn)為數(shù)據(jù)不同，更新D_R＝D_I，并將buff緩存器中低N位的數(shù)據(jù)取平均值后和高16-N位一起寫入外部存儲(chǔ)器，隨后buff緩存器清零，將此時(shí)的D_I值寫入buff緩存器的低N位，高16-N位記錄當(dāng)前重復(fù)個(gè)數(shù)n；其中D_L為范圍參考量，由初始化程序給出；

S5：buff中高16-N位重寫，在buff空間的原16位存儲(chǔ)字中，低N位的數(shù)據(jù)重寫，為累加值，比較值D_R保持不變，重復(fù)個(gè)數(shù)n重新寫到高16-N位中，執(zhí)行步驟S6；

S6：重復(fù)步驟S3-S5，直到完成采集。

2.根據(jù)權(quán)利要求1所述的非穩(wěn)態(tài)數(shù)據(jù)實(shí)時(shí)采集數(shù)據(jù)壓縮方法，其特征在于：步驟S1中FPGA系統(tǒng)參數(shù)包含：系統(tǒng)時(shí)鐘初始化、相關(guān)寄存器初始化、buff緩存器和存儲(chǔ)器及地址指針清零、設(shè)置AD模式、設(shè)置采樣頻率控制字和設(shè)置采樣長(zhǎng)度，其中，中間比較變量D_R，范圍參考量D_L均由初始化程序給出。

3.根據(jù)權(quán)利要求1所述的非穩(wěn)態(tài)數(shù)據(jù)實(shí)時(shí)采集數(shù)據(jù)壓縮方法，其特征在于：步驟S5中認(rèn)為實(shí)時(shí)數(shù)據(jù)D_I與比較變量D_R的差值在不大于范圍參考量D_L時(shí)是同一數(shù)據(jù)，重復(fù)個(gè)數(shù)n＝n+1。

4.根據(jù)權(quán)利要求1所述的非穩(wěn)態(tài)數(shù)據(jù)實(shí)時(shí)采集數(shù)據(jù)壓縮方法，其特征在于：最終記錄在外部存儲(chǔ)器的數(shù)據(jù)是n個(gè)“重復(fù)”數(shù)據(jù)的平均值，能更好反映原始波形的變化情況。

5.根據(jù)權(quán)利要求1所述的非穩(wěn)態(tài)數(shù)據(jù)實(shí)時(shí)采集數(shù)據(jù)壓縮方法，其特征在于：當(dāng)buff緩存器清零后，新寫入的數(shù)據(jù)D_I的重復(fù)個(gè)數(shù)n＝1。

6.根據(jù)權(quán)利要求1所述的非穩(wěn)態(tài)數(shù)據(jù)實(shí)時(shí)采集數(shù)據(jù)壓縮方法，其特征在于：所述外部存儲(chǔ)器的數(shù)據(jù)溢出后，則將新數(shù)據(jù)覆蓋舊數(shù)據(jù)，繼續(xù)進(jìn)行采集工作。