[發明專利]芯片及通信設備

有效

• 申請號: 201810312010.7
• 申請日: 2018-04-09
• 公開（公告）號: CN110364510B
• 公開（公告）日: 2021-04-20
• 發明（設計）人: 劉寧;陳釗
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L49/02
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 郝傳鑫;熊永強

本申請提供一種芯片，包括基板、裸芯片及焊接在基板與裸芯片之間的焊球組，焊球組包括間隔排布的第一焊球和第二焊球，裸芯片上布設有連接第一焊球與第二焊球的第一導電部，基板布設有連接第一焊球與第二焊球的第二導電部，第一焊球、第一導電部、第二焊球及第二導電部形成閉合環路，裸芯片還包括兩個電感，兩個電感分布在閉合環路的兩側。上述芯片能夠改善相鄰電感之間的串擾現象。本申請還提供一種通信設備。

技術領域

本申請涉及集成電路領域，尤其涉及一種防串擾的芯片及通信設備。

背景技術

目前，隨著通信設備的發展，芯片(Integrated circuit，IC，又稱集成電路)也朝著小型化以及多功能方向發展。由于芯片上排布器件的空間有限，為了排布更多的功能IP(intellectual property，知識產權)模塊，各功能IP模塊之間的間距越來越小，導致各功能IP模塊之間的串擾成為影響芯片性能的關鍵問題。其中，相鄰的兩個電感線圈之間的耦合主要為磁場耦合：當其中一個線圈(激勵線圈)中通過交變電流時，該線圈為激勵線圈周圍空間形成交變磁場，交變磁場的磁感應線穿過另一個線圈(受擾線圈)時，由于受擾線圈包圍的磁通量發生變化，就會在受擾線圈中形成感應電流，即為串擾。由于激勵線圈和受擾線圈之間的間距較小，導致串擾現象尤為明顯。

發明內容

本申請提供一種芯片及一種通信設備。

第一方面，本申請提供了一種芯片。所述芯片包括基板、裸芯片及焊接在所述基板與所述裸芯片之間的焊球組。所述焊球組包括間隔排布的第一焊球和第二焊球。所述第一焊球和所述第二焊球之間有間隙，所述間隙會被膠體或其他粘接劑填充。所述裸芯片上布設有連接在所述第一焊球與所述第二焊球的第一導電部。所述基板上布設有連接在所述第一焊球與所述第二焊球的第二導電部。所述第一焊球、所述第一導電部、所述第二焊球及所述第二導電部形成閉合環路。所述裸芯片還包括兩個電感，所述兩個電感分布在所述閉合環路的兩側。

在本實施方式中，當兩個電感中的其中一個電感為激勵線圈時，另一個電感為受擾線圈，所述激勵線圈和所述受擾線圈分別位于所述閉合環路的兩側，利用法拉第電磁感應定律，所述激勵線圈的磁力線通過所述閉合環路時，會在所述閉合環路中感應出感應電流，以此抵消通過所述閉合環路的磁力線，因此受擾線圈中通過的磁力線就減少了，使得所述激勵線圈和所述受擾線圈之間的耦合程度降低，隔離度得到了提高。換言之，由于所述兩個電感分布在所述閉合環路的兩側，所述閉合環路能夠有效隔離所述兩個電感，因此所述兩個電感可以利用所述閉合環路降低彼此之間的耦合度，從而改善所述兩個電感之間的串擾現象。

其中，所述芯片利用所述裸芯片中的金屬走線形成所述第一導電部，利用芯片封裝結構中的所述焊球組形成所述第一焊球和所述第二焊球，利用所述基板上的封裝金屬層形成所述第二導電部，因此所述閉合環路可以充分利用所述芯片的封裝結構，提高對所述芯片封裝結構的利用率，從而能夠降低所述隔離環的成本。

其中，由于所述芯片的所述閉合環路由所述第一焊球、所述第一導電部、所述第二焊球及所述第二導電部依次連接所形成，所述第一導電部形成在所述裸芯片上，所述第二導電部形成在所述基板上，所述第一焊球和所述第二焊球連接在所述裸芯片與所述基板之間，因此所述閉合環路相對所述裸芯片為立體式的閉合環路。由于所述兩個電感分別位于所述閉合環路的兩側，也即所述閉合環路只是設置于所述兩個電感的磁力線相互耦合的必經路徑上，所述閉合環路不會對所述兩個電感的其他方位上的磁力線產生減弱作用，因此所述閉合環路對所述兩個電感的電感量和Q值(也叫電感的品質因數，是指電感在某一頻率的交流電壓下工作時，所呈現的感抗與其等效損耗電阻之比)所產生的影響非常小。簡言之，所述閉合環路能夠在不降低所述兩個電感的電感量和Q值的情況下，降低所述兩個電感之間的耦合度，以改善所述兩個電感之間的串擾現象。

其中，所述閉合環路接地設置。當然，在其他實施方式中，所述閉合環路也可以懸空設置，也即所述閉合環路不接入其他電路中。