[發(fā)明專(zhuān)利]一種基于射頻收發(fā)器芯片的多通道測(cè)相系統(tǒng)及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810310785.0
• 申請(qǐng)日: 2018-04-09
• 公開(kāi)（公告）號(hào): CN108667466B
• 公開(kāi)（公告）日: 2019-12-03
• 發(fā)明（設(shè)計(jì)）人: 余華章;任崇武
• 申請(qǐng)（專(zhuān)利權(quán)）人: 成都泰格微波技術(shù)股份有限公司
• 主分類(lèi)號(hào): H04B1/00
• 分類(lèi)號(hào): H04B1/00;H04B1/40;H04B17/11;H04B17/21;H04B17/391;H04L25/06
• 代理公司: 51260 成都巾幗知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 潘文林<國(guó)際申請(qǐng)>=<國(guó)際公布>=<進(jìn)入

本發(fā)明公開(kāi)了一種基于射頻收發(fā)器芯片的多通道測(cè)相系統(tǒng)及方法，系統(tǒng)主要采用射頻收發(fā)器芯片和FPGA實(shí)現(xiàn)。利用射頻收發(fā)器芯片接收8個(gè)通道模擬射頻信號(hào)，完成模擬混頻、零中頻采樣、數(shù)字抽取濾波、數(shù)字信號(hào)校正等處理流程，單片射頻收發(fā)器芯片即可完成兩個(gè)通道的RF射頻信號(hào)處理，完全實(shí)現(xiàn)數(shù)模一體化設(shè)計(jì)。FPGA主要是是完成測(cè)相算法實(shí)現(xiàn)和射頻收發(fā)器芯片的控制、參數(shù)加載工作。系統(tǒng)中還采用JESD204B高速串行接口，實(shí)現(xiàn)FPGA和射頻收發(fā)器芯片之間的數(shù)據(jù)交互和同步功能，設(shè)計(jì)簡(jiǎn)單、成本低廉，而且可以實(shí)現(xiàn)多個(gè)通道的0至6G的寬頻帶測(cè)相功能，測(cè)相精度達(dá)到0.1°以?xún)?nèi)，可以廣泛應(yīng)用于雷達(dá)、通信、工業(yè)控制等領(lǐng)域。

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)字信號(hào)處理領(lǐng)域，特別是一種基于射頻收發(fā)器芯片的多通道測(cè)相系統(tǒng)及方法。

背景技術(shù)

在工業(yè)自動(dòng)化、雷達(dá)制導(dǎo)以及通信電子等諸多領(lǐng)域，測(cè)相技術(shù)有著廣泛的應(yīng)用。相位測(cè)量的本質(zhì)就是檢測(cè)兩路同頻率信號(hào)的相位差。如何快速、準(zhǔn)確地測(cè)量出兩個(gè)信號(hào)之間的相位差，一直是測(cè)量領(lǐng)域中的一個(gè)熱點(diǎn)研究課題，在多通道的測(cè)相系統(tǒng)的工程應(yīng)用中，如何能夠在更小的體積、更低的功耗、更優(yōu)的成本下完成相位測(cè)量工作也是國(guó)內(nèi)外研究的重點(diǎn)議題。

以往射頻收發(fā)器芯片中會(huì)將數(shù)字電路和射頻電路分開(kāi)設(shè)計(jì)，或者是在PCB板上采取嚴(yán)格的隔離措施，這樣可以有效的降低數(shù)字電路對(duì)射頻性能的影響，這樣的硬件系統(tǒng)就必須要用更多的模擬器件、更大的PCB布局布線空間，造成系統(tǒng)的成本增加和體積增大。

傳統(tǒng)的模擬測(cè)相系統(tǒng)，往往存在相位測(cè)量不穩(wěn)定，測(cè)相精度不高，測(cè)相頻率帶寬較窄的問(wèn)題。由于數(shù)字模擬電路分開(kāi)設(shè)計(jì)，造成系統(tǒng)的功耗高、體積大，硬件系統(tǒng)成本居高不下。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種基于射頻收發(fā)器芯片的多通道測(cè)相系統(tǒng)及方法，系統(tǒng)主要采用射頻收發(fā)器芯片和FPGA實(shí)現(xiàn)。利用射頻收發(fā)器芯片接收8個(gè)通道模擬射頻信號(hào)，完成模擬混頻、零中頻采樣、數(shù)字抽取濾波、數(shù)字信號(hào)校正等處理流程，單片射頻收發(fā)器芯片即可完成兩個(gè)通道的RF射頻信號(hào)處理，完全實(shí)現(xiàn)數(shù)模一體化設(shè)計(jì)。FPGA主要是是完成測(cè)相算法實(shí)現(xiàn)和射頻收發(fā)器芯片的控制、參數(shù)加載工作。系統(tǒng)中還采用JESD204B高速串行接口，實(shí)現(xiàn)FPGA和射頻收發(fā)器芯片之間的數(shù)據(jù)交互和同步功能，設(shè)計(jì)簡(jiǎn)單、成本低廉，而且可以實(shí)現(xiàn)多個(gè)通道的0至6G的寬頻帶測(cè)相功能，測(cè)相精度達(dá)到0.1°以?xún)?nèi)，可以廣泛應(yīng)用于雷達(dá)、通信、工業(yè)控制等領(lǐng)域。

本發(fā)明的目的是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)的：一種基于射頻收發(fā)器芯片的多通道測(cè)相系統(tǒng)，其特征在于：它包括4片射頻收發(fā)器芯片、晶振、鎖相環(huán)、時(shí)鐘分配和產(chǎn)生芯片和FPGA芯片，所述的晶振產(chǎn)生晶振源并通過(guò)鎖相環(huán)產(chǎn)生射頻收發(fā)器芯片的本振信號(hào)，每片射頻收發(fā)器芯片接收相鄰兩個(gè)通道的射頻信號(hào)并進(jìn)行混頻、采樣、濾波、抽取后通過(guò)JESD204B接口傳輸?shù)紽PGA芯片，F(xiàn)PGA芯片通過(guò)JESD204B接口接收基帶I、Q信號(hào)，將相鄰兩個(gè)通道的數(shù)據(jù)相互混頻得到零頻信號(hào)，再通過(guò)FFT運(yùn)算得到每個(gè)通道零頻處的相位，以通道1作為參考，計(jì)算通道2~8的與通道1相位差，時(shí)鐘分配和產(chǎn)生芯片產(chǎn)生4片射頻收發(fā)器芯片需要的參考時(shí)鐘和同步信號(hào)，并且產(chǎn)生FPGA芯片的JESD204B接口需要的同步信號(hào)。

所述的射頻收發(fā)器芯片包括兩路射頻信號(hào)接收通道，每一路射頻信號(hào)接收通道均包括順次連接的放大器、混頻器、模數(shù)轉(zhuǎn)換器、32階半帶抽取濾波器、22階半帶抽取濾波器、11階半帶抽取濾波器、FIR抽取濾波器、通道正交誤差校正電路、直流偏置校正電路和數(shù)字增益放大電路，放大器對(duì)接收的射頻信號(hào)進(jìn)行放大并輸出兩路放大后的信號(hào)，兩路放大后的信號(hào)分別經(jīng)混頻器與本振信號(hào)混頻后得到基帶的IQ模擬信號(hào)，IQ模擬信號(hào)分別經(jīng)模數(shù)轉(zhuǎn)換器多倍采樣轉(zhuǎn)換為數(shù)字信號(hào)，數(shù)字信號(hào)分別經(jīng)過(guò)32階半帶抽取濾波器、22階半帶抽取濾波器和11階半帶抽取濾波器濾波，濾波后的數(shù)字信號(hào)再分別經(jīng)過(guò)FIR抽取濾波器濾波得到基帶IQ數(shù)字信號(hào)，IQ數(shù)字信號(hào)經(jīng)過(guò)通道正交誤差校正電路完成正交校正，再經(jīng)過(guò)直流偏置校正電路完成直流校正，經(jīng)過(guò)數(shù)字增益放大電路完成數(shù)字增益處理后得到優(yōu)化后的IQ數(shù)字信號(hào)，最后IQ數(shù)字信號(hào)經(jīng)JESD204B接口輸出。