[發明專利]基于二維材料可調控PN結的準非易失性存儲器及其制備方法

在審

• 申請號: 201810310576.6
• 申請日: 2018-04-09
• 公開（公告）號: CN108666314A
• 公開（公告）日: 2018-10-16
• 發明（設計）人: 周鵬;陳華威;張衛
• 申請（專利權）人: 復旦大學
• 主分類號: H01L27/115
• 分類號: H01L27/115
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;陸尤

本發明屬于微納電子技術領域，具體為基于二維材料可調控PN結的準非易失性存儲器及其制備方法。其包括：在絕緣襯底上的一層二維材料作為電荷俘獲層，在俘獲層上面轉移的另外兩類二維材料，分別作為PN結的N區和閃存的隧穿層，在頂部堆疊的一類二維材料，作為PN結的P區和閃存的溝道層。本發明通過能帶設計使得器件能在納秒級別進行寫入以及可控的電荷保持時間；通過施加柵壓控制PN結的開啟以及關閉，使得器件在PN結開啟時能夠進行超快寫入；通過改變構成PN結兩種材料的厚度和類型以及PN結面積與絕緣層面積比值，可以得到一類保持時間可調控的超快準非易失性新型存儲器件。本發明制備工藝簡單，通過CVD生長的材料可以大規模制備。

技術領域

本發明屬于微納電子技術領域，具體涉及一種基于二維材料可調控PN結的準非易失性存儲器及其制備方法。

背景技術

MOSFET是集成電路中最基本的單元器件，工藝的進步讓MOSFTE晶體管的尺寸不斷縮小同時，其功率密度也在不斷升高；而集成電路另一常見的器件是浮柵晶體管，而浮柵晶體管工作時需要在高壓進行寫入和擦除，導致嚴重的功耗問題。為了降低器件的功耗和提高器件的性能，半浮柵存儲技術的概念在2013被復旦大學首次提出。半浮柵晶體管就是將一個隧穿場效應晶體管和浮柵器件結合在一起，構成一類全新的“半浮柵”結構器件。作為一種新型的基礎器件，它可應用于不同的集成電路，例如當替代SRAM（靜態隨機存儲器）時，半浮柵晶體管構成的SRAM具有高密度和低功耗的優勢；當應用于DRAM（動態隨機存儲器）領域時，半浮柵晶體管構成的DRAM無需電容器便可以實現傳統DRAM全部功能，降低成本的同時，集成度更高，讀寫速度更快。

另一方面，隨著石墨烯的發現，二維材料引起人們的廣泛注意。二維材料的表面無懸掛鍵，任何兩類二維材料之間可以進行堆疊而不用擔心晶格失配的問題；二維材料厚度在納秒級別，當部分二維材料薄膜厚度減至單層時，依然保持著優異的電學特性，可以有效提高電子器件集成度；二維材料材料種類廣泛，包含絕緣性、半導體性、金屬性、超導性等性質材料，且不同材料具備不同極性。

那么，相比于傳統的硅基半浮柵晶體管，如何通過調控二維材料的能帶結構設計出可調控新型準非易失性存儲器就成為了一個挑戰。

發明內容

本發明內容的目的在于提供一種基于二維材料可調控PN結的準非易失性新型存儲器及其制備方法。

本發明提供的基于二維材料可調控PN結的準非易失性存儲器，包括：

一絕緣層襯底；

在絕緣層襯底上的第一層二維材料薄膜，該第一層二維材料薄膜為半導體材料，作為電荷俘獲層；

在第一層二維材料薄膜的左上方的第二層二維材料薄膜，該第二層二維材料薄膜為N型半導體材料；

在第一層二維材料薄膜的右上方的第三層二維材料薄膜；該第三層二維材料薄膜為絕緣體材料，作為隧穿層；

在第二層材料和第三層二維材料薄膜上的第四層二維材料薄膜，該第四層二維材料薄膜為P型半導體材料，作為溝道層；所述第四層二維材料與第二層二維材料形成整流比優異的PN結；所述第四層二維材料與第三層二維材料形成優異的閃存；

在第四層二維材料薄膜上的一定圖形的金屬電極。

本發明中，絕緣層襯底為帶有氧化層的高摻雜襯底；所述絕緣層材料選自氧化鋁(Al₂O₃)、氧化鉿(HfO₂)等。所述絕緣層厚度為20 nm-50 nm。

本發明中，所述第一層二維材料薄膜為硫化鉿(HfS₂)，厚度為5-15nm。

本發明中，所述第二層二維材料選自硫化鉬(MoS₂)、硫化錫(SnS₂)，厚度為5 nm-15nm。