[發明專利]鑄件充型和凝固過程中溫度的分析系統及方法

在審

• 申請號: 201810306218.8
• 申請日: 2018-04-08
• 公開（公告）號: CN108507692A
• 公開（公告）日: 2018-09-07
• 發明（設計）人: 魏文慶;張淑芝
• 申請（專利權）人: 濰坊學院
• 主分類號: G01K7/02
• 分類號: G01K7/02
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 高倩

1.一種鑄件充型和凝固過程中溫度的分析系統，其特征在于，包括：

采集單元，用以采集目標對象所有測試點的溫度信號；

補償單元，用以對所述溫度信號進行補償；

調理單元，分別連接所述采集單元和所述補償單元，用以分別對每個測試點的溫度信號進行處理；

處理單元，連接所述調理單元，用以依據補償信號對經處理后的溫度信號進行數據分析，以生成所述目標對象的溫度特性曲線。

2.根據權利要求1所述的鑄件充型和凝固過程中溫度的分析系統，其特征在于，所述采集單元包括多個熱電偶，每個熱電偶對應一測試點，所述熱電偶用以采集相應的測試點的溫度信號。

3.根據權利要求2所述的鑄件充型和凝固過程中溫度的分析系統，其特征在于，所述調理單元包括多個輸入端口，所述輸入端口與所述熱電偶一一對應，所述輸入端口與相應的所述熱電偶連接；

所述調理單元用以分別對每個所述熱電偶采集的溫度信號進行放大和濾波處理。

4.根據權利要求3所述的鑄件充型和凝固過程中溫度的分析系統，其特征在于，還包括：帶有屏蔽層的數據線；

所述熱電偶通過所述數據線與相應的所述輸入端口連接。

5.根據權利要求1所述的鑄件充型和凝固過程中溫度的分析系統，其特征在于，所述補償單元用以接收外部溫度傳感器發送的溫度數據信號，將所述溫度數據信號進行比較計算以獲取補償信號。

6.根據權利要求1所述的鑄件充型和凝固過程中溫度的分析系統，其特征在于，所述處理單元用以對所述溫度信號進行數字濾波，冷卻速率計算，微分處理、分析充型過程以及計算溫度數據的平均值，通過最小二乘擬合熱電偶熱電勢溫度特性曲線。

7.根據權利要求1所述的鑄件充型和凝固過程中溫度的分析系統，其特征在于，所述調理單元由第一芯片U1至第六芯片U6，第一電阻R1至第三十七電阻R37和第一電容C1至第十九電容C19組成；

第一電容C1的一端同時與第二電阻R2的一端、第二電容C2的一端和第一芯片U1的管腳OUT相連，第一電容C1的另一端與第一電阻R1的一端相連；

第一電阻R1的另一端同時與第三電阻R3的一端、第三電容C3的一端、第二芯片U2的管腳GND、第三芯片U3的管腳GND、第四芯片U4的管腳GND、第五芯片U5的管腳GND、第四芯片U4的管腳OUT、第五芯片U5的管腳OUT、第六芯片U6的管腳GND和電源地相連；

第二電阻R2的另一端同時與第二電容C2的另一端、第三電阻R3的另一端、第一芯片U1的管腳IN-相連；

第三電容C3的另一端同時與第四電阻R4的一端和第一芯片U1的管腳IN+相連；

第四電阻R4的另一端同時與第二芯片U2的管腳OUT和第三芯片U3的管腳OUT相連；

第五電阻R5的兩端分別與第一芯片U1的管腳N1和第一芯片U1的管腳N2相連；第五電阻R5的滑動端同時與第一芯片U1的管腳VC+、第二芯片U2的管腳Vdd、第三芯片U3的管腳Vdd、第四芯片U4的管腳Vdd、第五芯片U5的管腳Vdd和+15V電源相連；

第一芯片U1的管腳VC-同時與第二芯片U2的管腳Vss、第三芯片U3的管腳Vss、第四芯片U4的管腳Vss、第五芯片U5的管腳Vss和-15V電源相連；

第六電阻R6的一端同時與第四電容C4的一端和第三芯片U3的管腳S1相連，第四電容C4的另一端同時與第七電阻R7的一端和第五芯片U5的管腳S1相連；

第八電阻R8的一端同時與第三芯片U3的管腳S2和第五電容C5的一端相連；第五電容C5的另一端同時與第九電阻R9的一端和第五芯片U5的管腳S2相連；

第十電阻R10的一端同時與第三芯片U3的管腳S3和第六電容C6的一端相連；第六電容C6的另一端同時與第十一電阻R11的一端和第五芯片U5的管腳S3相連；

第十二電阻R12的一端同時與第三芯片U3的管腳S4和第七電容C7的一端相連；第七電容C7的另一端同時與第十三電阻R13的一端和第五芯片U5的管腳S4相連；

第十四電阻R14的一端同時與第三芯片U3的管腳S5和第八電容C8的一端相連；第八電容C8的另一端同時與第十五電阻R15的一端和第五芯片U5的管腳S5相連；

第十六電阻R16的一端同時與第三芯片U3的管腳S6和第九電容C9的一端相連；第九電容C9的另一端同時與第十七電阻R17的一端和第五芯片U5的管腳S6相連；

第十八電阻R18的一端同時與第三芯片U3的管腳S7和第十電容C10的一端相連；第十電容C10的另一端同時與第十九電阻R19的一端和第五芯片U5的管腳S7相連；

第二十電阻R20的一端同時與第三芯片U3的管腳S8和第十一電容C11的一端相連；第十一電容C11的另一端同時與第二十一電阻R21的一端和第五芯片U5的管腳S8相連；

第二十二電阻R22的一端同時與第二芯片U2的管腳S1和第十二電容C12的一端相連；第十二電容C12的另一端同時與第二十三電阻R23的一端和第四芯片U4的管腳S1相連；

第二十四電阻R24的一端同時與第二芯片U2的管腳S2和第十三電容C13的一端相連；第十三電容C13的另一端同時與第二十五電阻R25的一端和第四芯片U4的管腳S2相連；

第二十六電阻R26的一端同時與第二芯片U2的管腳S3和第十四電容C14的一端相連；第十四電容C14的另一端同時與第二十七電阻R27的一端和第四芯片U4的管腳S3相連；

第二十八電阻R28的一端同時與第二芯片U2的管腳S4和第十五電容C15的一端相連；第十五電容C15的另一端同時與第二十九電阻R29的一端和第四芯片U4的管腳S4相連；

第三十電阻R30的一端同時與第二芯片U2的管腳S5和第十六電容C16的一端相連；第十六電容C16的另一端同時與第三十一電阻R31的一端和第四芯片U4的管腳S5相連；

第三十二電阻R32的一端同時與第二芯片U2的管腳S6和第十七電容C17的一端相連；第十七電容C17的另一端同時與第三十三電阻R33的一端和第四芯片U4的管腳S6相連；

第三十四電阻R34的一端同時與第二芯片U2的管腳S7和第十八電容C18的一端相連；第十八電容C18的另一端同時與第三十五電阻R35的一端和第四芯片U4的管腳S7相連；

第三十六電阻R36的一端同時與第二芯片U2的管腳S8和第十九電容C19的一端相連；第十九電容C19的另一端同時與第三十七電阻R37的一端和第四芯片U4的管腳S8相連；

第二芯片U2的管腳A0同時與第三芯片U3的管腳A0、第四芯片U4的管腳A0和第五芯片U5的管腳A0相連；

第二芯片U2的管腳A1同時與第三芯片U3的管腳A1、第四芯片U4的管腳A1和第五芯片U5的管腳A1相連；

第二芯片U2的管腳A2同時與第三芯片U3的管腳A2、第四芯片U4的管腳A2和第五芯片U5的管腳A2相連；

第二芯片U2的管腳EN同時與第四芯片U4的管腳EN和第六芯片U6的管腳1Y相連；

第三芯片U3的管腳EN同時與第五芯片U5的管腳EN和第六芯片U6的管腳1A相連；

第六芯片U6的管腳VC與+5V電源相連；

第六電阻R6的另一端至第三十七電阻R37的另一端即為所述每個調理單元設置有多組數據信號輸入端。