[發(fā)明專利]處理器的安全控制方法、裝置和系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201810293755.3
• 申請日: 2018-04-03
• 公開（公告）號: CN108459973B
• 公開（公告）日: 2022-03-18
• 發(fā)明（設(shè)計）人: 劉雷波;羅奧;尹首一;魏少軍
• 申請（專利權(quán)）人: 清華大學(xué)
• 主分類號: G06F12/0891
• 分類號: G06F12/0891;G06F21/74;G06F21/55
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 楊靜

1.一種處理器的安全控制方法，其特征在于，包括：

響應(yīng)于滿足預(yù)設(shè)條件，控制所述處理器進(jìn)入防護(hù)模式；

在所述防護(hù)模式下，執(zhí)行緩存清空指令時，使所述處理器的緩存中存儲有一個或多個數(shù)據(jù)；

其中，所述執(zhí)行緩存清空指令時，使所述處理器的緩存中存儲有一個或多個數(shù)據(jù)，包括：

在執(zhí)行所述緩存清空指令時，清除所述緩存中存儲的部分?jǐn)?shù)據(jù)，使所述緩存中存儲有一個或多個數(shù)據(jù)；

或在執(zhí)行所述緩存清空指令時，清除所述緩存中存儲的全部數(shù)據(jù)后，加載一個或多個數(shù)據(jù)至所述緩存中，以使所述緩存中存儲有一個或多個數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在執(zhí)行所述緩存清空指令時，清除所述緩存中存儲的全部數(shù)據(jù)后，加載一個或多個數(shù)據(jù)至所述緩存中，包括：

在虛擬機(jī)系統(tǒng)下執(zhí)行所述緩存清空指令時，清除所述緩存中的全部數(shù)據(jù)并控制所述處理器進(jìn)入物理機(jī)系統(tǒng)，在所述物理機(jī)系統(tǒng)下加載一個或多個數(shù)據(jù)至所述緩存。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述控制所述處理器進(jìn)入物理機(jī)系統(tǒng)，包括：

對所述緩存清空指令設(shè)置指令陷阱，在執(zhí)行所述緩存清空指令時，所述指令陷阱觸發(fā)所述處理器進(jìn)入所述物理機(jī)系統(tǒng)。

4.一種處理器的安全控制裝置，其特征在于，包括：

控制模塊，響應(yīng)于滿足預(yù)設(shè)條件，控制所述處理器進(jìn)入防護(hù)模式；

干擾模塊，在所述防護(hù)模式下，執(zhí)行緩存清空指令時，使所述處理器的緩存中存儲有一個或多個數(shù)據(jù)；

其中，所述干擾模塊包括：

第一干擾子模塊，用于在執(zhí)行所述緩存清空指令時，清除所述緩存中存儲的部分?jǐn)?shù)據(jù)，使所述緩存中存儲有一個或多個數(shù)據(jù)；

第二干擾子模塊，用于在執(zhí)行所述緩存清空指令時，清除所述緩存中存儲的全部數(shù)據(jù)后，加載一個或多個數(shù)據(jù)至所述緩存中，以使所述緩存中存儲有一個或多個數(shù)據(jù)。

5.根據(jù)權(quán)利要求4所述的裝置，其特征在于，所述在執(zhí)行所述緩存清空指令時，清除所述緩存中存儲的全部數(shù)據(jù)后，加載一個或多個數(shù)據(jù)至所述緩存中，包括：

在虛擬機(jī)系統(tǒng)下執(zhí)行所述緩存清空指令時，清除所述緩存中的全部數(shù)據(jù)并控制所述處理器進(jìn)入物理機(jī)系統(tǒng)，在所述物理機(jī)系統(tǒng)下加載一個或多個數(shù)據(jù)至所述緩存。

6.根據(jù)權(quán)利要求5所述的裝置，其特征在于，所述控制所述處理器進(jìn)入物理機(jī)系統(tǒng)，包括：

對所述緩存清空指令設(shè)置指令陷阱，在執(zhí)行所述緩存清空指令時，所述指令陷阱觸發(fā)所述處理器進(jìn)入所述物理機(jī)系統(tǒng)。

7.一種處理器的安全控制系統(tǒng)，其特征在于，包括：

一個或多個處理器；

存儲器，用于存儲一個或多個程序，

其中，當(dāng)所述一個或多個程序被所述一個或多個處理器執(zhí)行時，使得所述一個或多個處理器實現(xiàn)根據(jù)權(quán)利要求1～3中任一項所述的方法。

8.一種計算機(jī)可讀介質(zhì)，其上存儲有可執(zhí)行指令，該指令被處理器執(zhí)行時使處理器實現(xiàn)根據(jù)權(quán)利要求1～3中任一項所述的方法。