[發(fā)明專(zhuān)利]數(shù)據(jù)處理電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201810293514.9
• 申請(qǐng)日: 2018-04-03
• 公開(kāi)（公告）號(hào): CN108694143A
• 公開(kāi)（公告）日: 2018-10-23
• 發(fā)明（設(shè)計(jì)）人: 安東尼烏斯·馬蒂納斯·杰可布斯·黛安娜;紀(jì)堯姆·勒邁特;威廉·G·萊耶納爾;邁克爾·利維
• 申請(qǐng)（專(zhuān)利權(quán)）人: 恩智浦有限公司
• 主分類(lèi)號(hào): G06F13/364
• 分類(lèi)號(hào): G06F13/364;G06F13/40;G06F13/42
• 代理公司: 中科專(zhuān)利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 楊靜

1.一種數(shù)據(jù)處理電路，其特征在于，包括：

時(shí)鐘輸入端，被配置成接收時(shí)鐘信號(hào)；

數(shù)據(jù)輸出端，被配置成提供數(shù)據(jù)輸出信號(hào)；

可調(diào)驅(qū)動(dòng)器緩沖器，被配置成：

接收數(shù)據(jù)信號(hào)；并且

對(duì)所述數(shù)據(jù)信號(hào)應(yīng)用驅(qū)動(dòng)器強(qiáng)度值以便提供數(shù)據(jù)輸出信號(hào)，其中，所述數(shù)據(jù)輸出信號(hào)的電流電平基于所述驅(qū)動(dòng)器強(qiáng)度值；以及

驅(qū)動(dòng)器控制模塊，包括：

時(shí)間對(duì)準(zhǔn)模塊，被配置成：

處理所述時(shí)鐘信號(hào)和所述數(shù)據(jù)輸出信號(hào)以便確定表示以下兩項(xiàng)之間的時(shí)延的定時(shí)延遲信號(hào)：(i)所述時(shí)鐘信號(hào)的轉(zhuǎn)變；以及(ii)所述數(shù)據(jù)輸出信號(hào)的轉(zhuǎn)變；并且

基于所述定時(shí)延遲信號(hào)和目標(biāo)延遲信號(hào)向所述可調(diào)驅(qū)動(dòng)器緩沖器提供所述驅(qū)動(dòng)器強(qiáng)度值，其中，所述驅(qū)動(dòng)器強(qiáng)度值用于減小以下兩項(xiàng)之差：(i)所述定時(shí)延遲信號(hào)；以及(ii)所述目標(biāo)延遲信號(hào)。

2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理電路，其特征在于，所述時(shí)間對(duì)準(zhǔn)模塊進(jìn)一步包括邏輯塊，所述邏輯塊被配置成基于以下各項(xiàng)提供所述驅(qū)動(dòng)器強(qiáng)度值：(i)所述定時(shí)延遲信號(hào)；(ii)所述目標(biāo)延遲信號(hào)；以及(iii)表示所述驅(qū)動(dòng)器強(qiáng)度值的正在使用的值的電流驅(qū)動(dòng)器強(qiáng)度值。

3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)處理電路，其特征在于，所述邏輯塊被配置成將所述驅(qū)動(dòng)器強(qiáng)度值提供為使得以下兩項(xiàng)之差處于預(yù)定范圍內(nèi)：(i)所述驅(qū)動(dòng)器強(qiáng)度值；以及(ii)所述電流驅(qū)動(dòng)器強(qiáng)度值。

4.根據(jù)在前的任一項(xiàng)權(quán)利要求所述的數(shù)據(jù)處理電路，其特征在于，所述時(shí)間對(duì)準(zhǔn)模塊被配置成將所述驅(qū)動(dòng)器強(qiáng)度值提供為使得所述驅(qū)動(dòng)器強(qiáng)度值處于預(yù)定范圍內(nèi)。

5.根據(jù)在前的任一項(xiàng)權(quán)利要求所述的數(shù)據(jù)處理電路，其特征在于，所述時(shí)間對(duì)準(zhǔn)模塊被配置成將所述驅(qū)動(dòng)器強(qiáng)度值確定為導(dǎo)致以下兩項(xiàng)之差小于差閾值的最小值：(i)所述定時(shí)延遲信號(hào)；以及(ii)所述目標(biāo)延遲信號(hào)。

6.根據(jù)在前的任一項(xiàng)權(quán)利要求所述的數(shù)據(jù)處理電路，其特征在于，所述驅(qū)動(dòng)器控制模塊進(jìn)一步包括：

反饋緩沖器，所述反饋緩沖器被配置成對(duì)所述數(shù)據(jù)輸出信號(hào)應(yīng)用電壓閾值電平以便提供表示所述數(shù)據(jù)輸出信號(hào)的轉(zhuǎn)變的反饋數(shù)據(jù)信號(hào)；并且

所述時(shí)間對(duì)準(zhǔn)模塊被配置成處理所述時(shí)鐘信號(hào)和所述反饋數(shù)據(jù)信號(hào)以便確定所述定時(shí)延遲信號(hào)。

7.根據(jù)在前的任一項(xiàng)權(quán)利要求所述的數(shù)據(jù)處理電路，其特征在于，所述時(shí)間對(duì)準(zhǔn)模塊包括：

多個(gè)時(shí)延塊，其中：

每個(gè)時(shí)延塊都提供作為其輸入信號(hào)的時(shí)延版本的輸出信號(hào)；

第一時(shí)延塊的輸入端接收表示所述數(shù)據(jù)輸出信號(hào)的轉(zhuǎn)變的信號(hào)；

另外的時(shí)延塊中的每一個(gè)的輸入端連接至緊接著前一個(gè)時(shí)延塊的輸出端；并且

所述時(shí)延塊的輸出端提供所述定時(shí)延遲信號(hào)。

8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)處理電路，其特征在于，所述多個(gè)時(shí)延塊被包括為反饋環(huán)路的一部分，所述反饋環(huán)路被配置成適配所述多個(gè)時(shí)延塊中的一個(gè)或多個(gè)的延遲參數(shù)，使得所述延遲參數(shù)與所述時(shí)鐘信號(hào)的時(shí)鐘周期具有固定關(guān)系。

9.根據(jù)權(quán)利要求8所述的數(shù)據(jù)處理電路，其特征在于，所述反饋環(huán)路被實(shí)現(xiàn)為延遲鎖定環(huán)路并且包括DLL控制器，其中，所述DLL控制器被配置成處理(i)來(lái)自最后一個(gè)時(shí)延塊的輸出信號(hào)、(ii)所述時(shí)鐘信號(hào)以及(iii)所述數(shù)據(jù)輸出信號(hào)以便適配所述多個(gè)時(shí)延塊中的所述一個(gè)或多個(gè)的所述延遲參數(shù)。

10.根據(jù)在前的任一項(xiàng)權(quán)利要求所述的數(shù)據(jù)處理電路，其特征在于，所述時(shí)間對(duì)準(zhǔn)模塊進(jìn)一步包括輸出多路復(fù)用器，所述輸出多路復(fù)用器具有：第一MUX輸入端；第二MUX輸入端；以及MUX輸出端，其中：

所述驅(qū)動(dòng)器強(qiáng)度值被配置成被提供至所述第一MUX輸入端；

固定驅(qū)動(dòng)器強(qiáng)度值被提供至第二MUX輸入端；并且

所述MUX輸出端被配置成基于使能信號(hào)的狀態(tài)對(duì)所述可調(diào)驅(qū)動(dòng)器緩沖器應(yīng)用：(i)所述驅(qū)動(dòng)器強(qiáng)度值；或者(ii)所述固定驅(qū)動(dòng)器強(qiáng)度值，其中，所述使能信號(hào)表示是否將基于所述定時(shí)延遲信號(hào)更新所述驅(qū)動(dòng)器強(qiáng)度值。