[發明專利]一種基于FPGA堆疊的多通道高帶寬數據交換方法

有效

• 申請號: 201810290500.1
• 申請日: 2018-04-03
• 公開（公告）號: CN110351509B
• 公開（公告）日: 2021-12-14
• 發明（設計）人: 姚維久;劉雨;吳恂;胡旭東;馬保林
• 申請（專利權）人: 北京小鳥科技股份有限公司
• 主分類號: H04N5/765
• 分類號: H04N5/765;H04N21/845;H04N21/643
• 代理公司: 北京律譜知識產權代理事務所(普通合伙) 11457
• 代理人: 黃云鐸

1.一種基于FPGA堆疊的多通道高帶寬數據交換方法，其特征在于，該方法使用的設備包括切換板卡、M個輸入板卡、K個輸出板卡和同步控制板卡，所述的切換板卡用于將輸入的視頻信號進行交換傳輸，包括N個FPGA數據切片交換單元，每個FPGA數據切片交換單元具有M個SERDES接收端口和K個SERDES發送端口，所述的輸入板卡包括數據切片及分發單元和分別與數據切片及分發單元連接的N個數據封裝單元，每個數據封裝單元與一路數據輸入信號連接，所述的數據切片及分發單元具有通過SERDES傳輸線路分別與N個FPGA數據切片交換單元連接的N個SERDES發送端口，所述的輸出板卡包括數據切片重組單元和分別與數據切片重組單元連接的N個數據發送單元，每個數據發送單元用于輸出一路數據信號，所述的數據切片重組單元具有通過SERDES傳輸線路分別與N個FPGA數據切片交換單元連接的N個SERDES接收端口，所述的同步控制板卡包括分別與每個FPGA數據切片交換單元、數據切片及分發單元和數據切片重組單元連接的同步單元和控制單元，

該方法具體包括以下步驟：

1)所述的M個輸入板卡中的每一個數據封裝單元根據數據封裝協議，對每路數據輸入信號的數據流封裝打包處理后，傳輸給對應的數據切片及分發單元；

2)所述的數據切片及分發單元用于將數據封裝單元發來的每個數據包均分為N份分別傳輸給N個FPGA數據切片交換單元，數據切片及分發單元接收來同步控制板卡的周期性同步信號，并根據此信號對發送給FPGA數據切片交換單元的SERDES數據進行對齊處理；

3)所述的N個FPGA數據切片交換單元接收同步控制板卡的周期性同步信號并根據此信號確定SERDES數據流里的切片位置，然后根據控制單元配置的統一切換表，完成視頻信號的交換傳輸，重組成SERDES數據流發送給輸出板卡；

4)所述的K個輸出板卡中的每個數據切片重組單元接收來自N個FPGA數據切片交換單元的N路SERDES數據，根據同步控制板卡的周期性同步信號確定SERDES數據流里的切片位置，數據切片重組單元對N個數據切片重組成數據包，然后將重組成的數據流發送給對應的數據發送單元；

5)數據發送單元根據與輸入板卡相同的數據封裝協議，將數據切片重組單元發來的數據包去掉包括報文頭的封裝信息后恢復為原始的數據信號輸出。

2.根據權利要求1所述的一種基于FPGA堆疊的多通道高帶寬數據交換方法，其特征在于，所述的步驟1)中的數據封裝協議采用CPRI協議。

3.根據權利要求2所述的一種基于FPGA堆疊的多通道高帶寬數據交換方法，其特征在于，所述的控制單元與上位機連接，可以對切換表進行修改。

4.根據權利要求1所述的一種基于FPGA堆疊的多通道高帶寬數據交換方法，其特征在于，所述的數據輸入信號包括視頻、音頻、控制數據、紅外、串口、開關量、以太網、光纖、HDBaseT、鼠標鍵盤或USB2.0信號。

5.根據權利要求1所述的一種基于FPGA堆疊的多通道高帶寬數據交換方法，其特征在于，所述的FPGA數據切片交換單元中的FPGA芯片為XILINX公司的Virtex UltraScale+XCVU7P型號芯片或者Intel公司的Stratix10GX1650型號芯片。

6.根據權利要求1所述的一種基于FPGA堆疊的多通道高帶寬數據交換方法，其特征在于，所述的數據切片及分發單元和數據切片重組單元采用XILINX公司的Kintex-7XC7K160T型號芯片或者Intel公司的Arria 10GX160型號芯片。

7.根據權利要求1所述的一種基于FPGA堆疊的多通道高帶寬數據交換方法，其特征在于，所述的數據封裝單元和數據發送單元采用XILINX公司的Kintex-7 XC7K160T型號芯片或者Intel公司的Arria 10GX160型號芯片。