[發明專利]一種防止服務器主板核心電壓漏電的方法與裝置在審

申請號：	201810282455.5	申請日：	2018-04-02
公開（公告）號：	CN108549279A	公開（公告）日：	2018-09-18
發明（設計）人：	岳遠斌	申請（專利權）人：	鄭州云海信息技術有限公司
主分類號：	G05B19/042	分類號：	G05B19/042;G06F1/26
代理公司：	濟南誠智商標專利事務所有限公司 37105	代理人：	李修杰
地址：	450018 河南省鄭州市***	國省代碼：	河南;41
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	漏電核心電壓輸出信號服務器主板電平狀態不同條件開機時序硬件線路控制過程控制硬件控制主板連接主板漏電現象輸入端主板服務器開機混亂
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【權利要求書】：

1.一種防止服務器主板核心電壓漏電的方法，其特征在于，包括以下步驟：

S1、在CPLD內部定義一個輸出信號OUT，連接主板硬件線路的輸入端；

S2、結合開機時序控制過程，定義輸出信號OUT在不同條件下的電平狀態；

S3、通過設定輸出信號OUT的電平狀態，控制硬件線路的開啟或關閉。

2.根據權利要求1所述的一種防止服務器主板核心電壓漏電的方法，其特征在于，所述定義輸出信號OUT在不同條件下的電平狀態具體操作為：

當主板上核心電壓P12V、P5V和P3V3還未生成時，設定輸出信號OUT為高電平；

當主板上核心電壓P12V、P5V和P3V3生成之后，設定輸出信號OUT為低電平。

3.根據權利要求2所述的一種防止服務器主板核心電壓漏電的方法，其特征在于，所述通過設定輸出信號OUT的電平狀態，控制硬件線路的開啟或關閉具體操作為：

當輸出信號OUT為高電平時，連接P12V、P5V和P3V3的NMOS管的柵極電壓為高電平狀態，漏極與源極電路導通，從而主板硬件線路打開，P12V、P5V和P3V3對地短接，從而實現核心電壓P12V、P5V和P3V3的放電；當輸出信號OUT為低電平時，連接P12V、P5V和P3V3的NMOS管的柵極電壓為低電平狀態，漏極與源極電路導通，主板硬件線路關閉，主板正常開機。

4.根據權利要求1-3任意一項所述的一種防止服務器主板核心電壓漏電的方法，其特征在于，所述CPLD與主板硬件線路之間采用NMOS管進行連接。

5.一種防止服務器主板核心電壓漏電的裝置，其特征在于，包括：

CPLD輸出信號定義模塊，用于在CPLD內部定義一個輸出信號OUT，連接主板硬件線路的輸入端；

輸出信號電平狀態定義模塊，用于結合開機時序控制過程，定義輸出信號OUT在不同條件下的電平狀態；

硬件線路開閉模塊，用于通過設定輸出信號OUT的電平狀態，控制硬件線路的開啟或關閉。

6.根據權利要求5所述的一種防止服務器主板核心電壓漏電的裝置，其特征在于，所述輸出信號電平狀態定義模塊包括：

高電平設置單元，用于當主板上核心電壓P12V、P5V和P3V3還未生成時，設定輸出信號OUT為高電平；

低電平設置單元，用于當主板上核心電壓P12V、P5V和P3V3生成之后，設定輸出信號OUT為低電平。

7.根據權利要求6所述的一種防止服務器主板核心電壓漏電的裝置，其特征在于，所述硬件線路開閉模塊包括：

硬件線路開啟單元，用于當輸出信號OUT為高電平時，連接P12V、P5V和P3V3的NMOS管的柵極電壓為高電平狀態，漏極與源極電路導通，從而主板硬件線路打開，P12V、P5V和P3V3對地短接，從而實現核心電壓P12V、P5V和P3V3的放電；

硬件線路關閉單元，用于當輸出信號OUT為低電平時，連接P12V、P5V和P3V3的NMOS管的柵極電壓為低電平狀態，漏極與源極電路導通，主板硬件線路關閉，主板正常開機。

8.根據權利要求5-7任意一項所述的一種防止服務器主板核心電壓漏電的裝置，其特征在于，所述CPLD與主板硬件線路之間采用NMOS管進行連接。