[發明專利]表面平坦化方法及半導體多層互連結構

有效

• 申請號: 201810281915.2
• 申請日: 2018-04-02
• 公開（公告）號: CN108682650B
• 公開（公告）日: 2019-06-14
• 發明（設計）人: 閔源;李大鵬;蔣陽波;李道光;劉慧超
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/538
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 鄧曄

一種表面平坦化方法，用于半導體多層互連結構中的化學機械拋光，包括：第一化學機械拋光工序，對半導體多層互連結構中沉積于深孔的金屬進行化學機械拋光；第二介質層形成工序，在半導體多層互連結構中阻擋層的表面形成第二介質層；以及第二化學機械拋光工序，對第二介質層及阻擋層進行化學機械拋光。通過使用本發明的該表面平坦化方法，能夠修復形成半導體多層互連結構的工藝中銅制程的化學機械拋光工序產生的碟形凹陷，進而為后續工藝提供足夠大的工藝窗口，確保后續制程的穩定性。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種用于半導體多層互連結構中的化學機械拋光的表面平坦化方法及根據該表面平坦化方法形成的半導體多層互連結構。

背景技術

隨著集成電路高集成化、特征尺寸微細化發展，多層互連結構中因高密度金屬互連線帶來的電阻和寄生電容而引起的互連延遲(RC：resistance capacitance)在總延遲中所占比例不斷增大，并發展為主要的延遲因素。當特征線寬為0.5微米時，互連延遲約占總延遲的20％，而當特征線寬減小至0.25微米時，互連延遲將占到總延遲的50％以上。

降低互連延遲的主要手段包括：(1)降低互連金屬的電阻率；(2)降低介質材料的介電常數；(3)采用金屬布線多層化。尤其是當特征線寬小至0.13微米及以下后，解決上述RC延遲的迫切性日益明顯。

為解決RC延遲引起的器件可靠性方面的問題，由于與鋁布線相比，銅具有低電阻率及高抗電遷移性等優點，因此，銅互連工藝應運而生。但由于銅難以刻蝕，于是引入了大馬士革(也稱“嵌入式”)工藝來實現多層互連結構。在該工藝中，利用銅制程的化學機械拋光來進行相應的多余銅互連材料的去除和平坦化是形成銅互連線的關鍵工藝。

圖1是表示半導體多層互連結構中現有的銅制程的化學機械拋光的流程圖。圖 2是表示與圖1所示的流程圖的各工序相對應的半導體多層互連接結構的剖視圖。

以半導體多層互連結構中兩層互連結構為例，圖2(a)示出圖1的步驟S11 中形成的半導體多層互連結構的剖視圖，步驟S11中采用雙大馬士革工藝來形成半導體多層互連結構，該半導體多層互連結構包括第一層互連結構1和第二層互連結構2。

第一層互連結構1和第二層互連結構2中形成有深孔21，利用深孔21使第一層互連結構1和第二層互連結構2相連通。

此外，第一層互連結構1中從下到上還依次形成有：介質層11，該介質層11 形成于第二層互連結構2上方；阻擋層12，該阻擋層12形成于介質層11的表面及深孔21的表面；以及銅，該銅沉積于深孔21并覆蓋阻擋層12。第二層互連結構2中從下到上依次形成有介質層22、23。

圖2(b)示出進行圖1所示的步驟S12后得到的該半導體多層互連結構的剖視圖，在步驟S12中，對沉積于深孔21的銅進行化學機械拋光，使阻擋層12露出。由于在對銅進行化學機械拋光時，研磨液對阻擋層12不起作用，并且，為了防止晶圓表面的銅去除量不足，通常會進行過度研磨，因此，當阻擋層12露出時，深孔21中沉積的銅會出現凹陷，這就是所謂的碟形凹陷(Dishing)。

圖2(c)示出進行圖1所示的步驟S13后得到的該半導體多層互連結構的剖視圖，在步驟S13中，使用阻擋層研磨液對阻擋層12進行化學機械拋光。由于阻擋層研磨液對銅具有一定的腐蝕性，因此，深孔21內的銅凹陷進一步加深。

圖2(d)示出進行圖1所示的步驟S14后得到的該半導體多層互連結構的剖視圖，在步驟S13后形成的第一層互連結構1上方進一步形成介質層24、例如SiN (氮化硅)等。顯而易見，如圖2(d)所示，由于嚴重的銅凹陷的影響，從而導致所形成的介質層24也相應地出現凹陷。

在上述半導體多層互連結構中，具有嚴重的碟形凹陷的不平坦的硅片表面將會產生一系列問題，其中最為嚴重的就是無法在硅片表面進行圖形制作，從而導致后續制程的穩定性降低，影響多層互連結構中金屬銅化學機械拋光的工藝窗口。