[發(fā)明專(zhuān)利]提升MIPI協(xié)議層傳輸速度的方法、快速傳輸?shù)腗IPI接口和計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)

有效

• 申請(qǐng)?zhí)枺?/td>: 201810279140.5
• 申請(qǐng)日: 2018-03-30
• 公開(kāi)（公告）號(hào): CN108681516B
• 公開(kāi)（公告）日: 2021-05-18
• 發(fā)明（設(shè)計(jì)）人: 夏群兵;梁丕樹(shù);朱道林
• 申請(qǐng)（專(zhuān)利權(quán)）人: 深圳市愛(ài)協(xié)生科技有限公司
• 主分類(lèi)號(hào): G06F13/42
• 分類(lèi)號(hào): G06F13/42;G09G5/00
• 代理公司: 北京科家知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11427
• 代理人: 宮建華

本發(fā)明涉及顯示屏接口數(shù)據(jù)傳輸技術(shù)領(lǐng)域，特別涉及一種快速傳輸?shù)腗IPI接口，MIPI接口設(shè)有處理器和計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，該計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)內(nèi)存有計(jì)算機(jī)程序，該計(jì)算機(jī)程序被處理器執(zhí)行實(shí)現(xiàn)MIPI協(xié)議層數(shù)據(jù)的快速傳輸。在進(jìn)行協(xié)議層的數(shù)據(jù)傳輸時(shí)采用并行結(jié)構(gòu)，把多個(gè)來(lái)自物理層不同通道的數(shù)據(jù)分別寫(xiě)入不同的先入先出隊(duì)列FIFO，然后分別從各個(gè)先入先出隊(duì)列FIFO讀出上述寫(xiě)入的數(shù)據(jù)，寫(xiě)入數(shù)據(jù)的時(shí)鐘頻率BYTE_CLK和讀出數(shù)據(jù)的時(shí)鐘頻率D_CLK相差不大，不需要進(jìn)行倍頻處理，大大降低設(shè)計(jì)難度和工藝要求。在進(jìn)行數(shù)據(jù)的并行讀出時(shí)不需要進(jìn)行HS_CLK時(shí)鐘頻率的倍頻處理，易于實(shí)現(xiàn)，有利于提高M(jìn)IPI的傳輸速度。

技術(shù)領(lǐng)域

本發(fā)明涉及顯示屏接口數(shù)據(jù)傳輸技術(shù)領(lǐng)域，特別涉及一種快速傳輸?shù)腗IPI接口，MIPI接口設(shè)有處理器和計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，該計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)內(nèi)存有計(jì)算機(jī)程序，該計(jì)算機(jī)程序被處理器執(zhí)行實(shí)現(xiàn)MIPI協(xié)議層數(shù)據(jù)的快速傳輸。

背景技術(shù)

市場(chǎng)上，HD以上分辨率顯示屏已成為主流。在顯示屏接口方面，以往的RGB、DBI等接口已經(jīng)不能滿(mǎn)足高分辨率、高刷新率的要求。MIPI接口由于其連線結(jié)構(gòu)簡(jiǎn)單、傳輸速度快、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，已成為高分辨率顯示屏的標(biāo)配。分辨率從VGA到WQHD，分辨率越來(lái)越高，對(duì)MIPI接口的速度要求也越來(lái)越嚴(yán)格。通過(guò)MIPI接口實(shí)現(xiàn)高分辨率的方法一般有兩種：一是提高M(jìn)IPI傳輸速度；另一種是用多組MIPI，然而，接多組MIPI會(huì)使得線路復(fù)雜且成本高，只有在不能提高M(jìn)IPI傳輸速度的情況下才會(huì)考慮。

MIPI是一種傳輸視頻顯示數(shù)據(jù)的協(xié)議，其物理層PHY提供了主機(jī)和從機(jī)之間的同步物理連接，一般物理層PHY配置包含一個(gè)時(shí)鐘通道clock lane和一至四個(gè)數(shù)據(jù)通道datalane，時(shí)鐘通道是單向的，數(shù)據(jù)通道可以是單向也可以是雙向。以圖1中的四通道MIPI為例，傳統(tǒng)設(shè)計(jì)方法中，對(duì)協(xié)議層的處理是將PHY層并行送過(guò)來(lái)的數(shù)據(jù)用更高頻率的時(shí)鐘串起來(lái)，即把物理層PHY并行傳出的數(shù)據(jù)以時(shí)鐘頻率BYTE_CLK寫(xiě)入一個(gè)先入先出隊(duì)列FIFO，再用更快的時(shí)鐘頻率HS_CLK把數(shù)據(jù)從該先入先出隊(duì)列FIFO中串行地讀出到協(xié)議層的Protocol進(jìn)行處理，其Byte數(shù)據(jù)串行傳輸?shù)木唧w實(shí)現(xiàn)方式如圖2所示。其中，HS_CLK時(shí)鐘頻率需要進(jìn)行倍頻處理，從而保持為先入先出隊(duì)列FIFO時(shí)鐘頻率BYTE_CLK的N(1～4)倍，N為物理層PHY的通道數(shù)。通道數(shù)越多，協(xié)議層需要用到的HS_CLK頻率就越快，工藝上越難以實(shí)現(xiàn)，極大地限制了MIPI的傳輸速度。

發(fā)明內(nèi)容

本發(fā)明的目的是，提供一種提升MIPI協(xié)議層傳輸速度的方法以及通過(guò)該方法實(shí)現(xiàn)的快速傳輸?shù)腗IPI接口。

本發(fā)明通過(guò)如下步驟實(shí)現(xiàn)MIPI協(xié)議層傳輸速度的提升，

數(shù)據(jù)寫(xiě)入步驟：把多個(gè)來(lái)自物理層不同通道的數(shù)據(jù)分別寫(xiě)入?yún)f(xié)議層中不同的先入先出隊(duì)列FIFO；

并行讀出步驟：分別從各個(gè)先入先出隊(duì)列FIFO讀出上述寫(xiě)入的數(shù)據(jù)；

若數(shù)據(jù)寫(xiě)入步驟中以時(shí)鐘頻率BYTE_CLK把數(shù)據(jù)寫(xiě)入一個(gè)先入先出隊(duì)列FIFO，則并行讀出步驟中以時(shí)鐘頻率D_CLK從該先入先出隊(duì)列FIFO中讀出該數(shù)據(jù)，時(shí)鐘頻率D_CLK等于時(shí)鐘頻率BYTE_CLK或者低于時(shí)鐘頻率BYTE_CLK的二倍。

優(yōu)選的，數(shù)據(jù)寫(xiě)入步驟中，以相同的時(shí)鐘頻率BYTE_CLK把來(lái)自物理層不同通道的數(shù)據(jù)寫(xiě)入與上述各個(gè)物理層的通道一一對(duì)應(yīng)的先入先出隊(duì)列FIFO。

優(yōu)選的，并行讀出步驟中，以相同的時(shí)鐘頻率D_CLK從各個(gè)先入先出隊(duì)列FIFO中讀出數(shù)據(jù)。

優(yōu)選的，所述先入先出隊(duì)列FIFO的數(shù)量大于或者等于物理層的通道數(shù)量。

優(yōu)選的，還包括在并行讀出步驟后執(zhí)行的如下步驟，

數(shù)據(jù)包獲取步驟：把從各個(gè)先入先出隊(duì)列FIFO讀出的數(shù)據(jù)傳輸給用于處理數(shù)據(jù)的協(xié)議層的Protocol；