[發明專利]一種倍頻器、數字鎖相環電路以及倍頻方法

有效

• 申請號: 201810278768.3
• 申請日: 2018-03-31
• 公開（公告）號: CN110324037B
• 公開（公告）日: 2021-08-20
• 發明（設計）人: 高鵬
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H03L7/08
• 分類號: H03L7/08;H03L7/099;H03K3/017;H03B19/00
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 馮艷蓮

一種倍頻器、數字鎖相環電路以及倍頻方法，其中倍頻器包括：時鐘控制器，用于接收所述數字鎖相環電路中時間數字轉換器的輸出信號，并根據所述輸出信號的占空比誤差生成控制信號；時鐘校準電路，用于接收參考時鐘信號，并利用所述控制信號對所述參考時鐘信號的占空比進行校準，輸出校準時鐘信號；時鐘倍頻器，用于接收所述校準時鐘信號，并將所述校準時鐘信號的頻率成倍增加后輸出至所述時間數字轉換器。

技術領域

本申請涉及通信技術領域，尤其涉及一種倍頻器、數字鎖相環電路以及倍頻方法。

背景技術

在無線射頻收發信機中，廣泛采用基于鎖相環(Phase-Locked Loop，PLL)結構的頻率綜合器來產生本地振蕩信號(Local Oscillator，LO)，以便完成信號的頻率搬移操作。本振信號的相位噪聲，直接影響通信信號的質量，進而影響吞吐率。現有技術中，主要是通過提高鎖相環的參考時鐘的頻率的方法，提升鎖相環的相位噪聲性能。理想情況下，參考時鐘信號與倍頻后的倍頻信號之間的時序關系可以如圖1所示。參考時鐘信號CLK_REF，倍頻后的倍頻信號為CLK_REF2X，倍頻信號的頻率為參考時鐘信號的頻率的兩倍，CLK_REF2X的周期T_REF2X只有CLK_REF的周期T_REF的一半。

然而，現有技術中的時鐘倍頻電路的輸出信號的質量，強烈依賴于輸入的參考時鐘信號的占空比。當輸入的參考時鐘信號的占空比不是50％時，時鐘倍頻電路的輸出信號CLK_REF2X中相鄰的兩個時鐘周期就會交替變化，具體可以參考圖2所示。圖2中，CLK_REF2X中相鄰的兩個時鐘周期分別為T_R2A和T_R2B，T_R2A小于T_R2B。這種交替變化的時鐘周期，相當于是在參考時鐘信號上引入了一個高頻的調頻信號，會使得鎖相環電路的輸出信號上出現雜散信號，從而導致射頻通信系統的性能惡化。

因此，如何校準參考時鐘信號的占空比，是一個亟待解決的問題。

發明內容

本申請實施例提供一種倍頻器、數字鎖相環電路以及倍頻方法，用以校準參考時鐘信號的占空比。

本申請實施例提供一種倍頻器，應用于數字鎖相環電路，包括：時鐘控制器，用于接收該數字鎖相環電路中時間數字轉換器的輸出信號，并根據該輸出信號的占空比誤差生成控制信號；時鐘校準電路，用于接收參考時鐘信號，并利用該控制信號對該參考時鐘信號的占空比進行校準，輸出校準時鐘信號；時鐘倍頻器，用于接收該校準時鐘信號，并將該校準時鐘信號的頻率成倍增加后輸出至該時間數字轉換器。

上述方案中，由于時間數字轉換器的輸出信號可以指示參考時鐘信號的占空比與理想占空比的差值，從而可以通過該輸出信號確定出反映參考時鐘信號的占空比誤差。因此，根據占空比誤差生成的控制信號，可以準確的校準參考時鐘信號的占空比，使得校準后的參考時鐘信號的占空比趨于理想占空比，從而實現校準參考時鐘信號的占空比。

一種可選地實施方式中，該時鐘控制器具體用于：根據該輸出信號中相鄰兩個離散點信號的差值確定該占空比誤差，并對該占空比誤差進行積分運算得到該控制信號。

一種可選地實施方式中，該時鐘控制器包括差分器：該差分器，用于接收該輸出信號，并將該輸出信號的第k個離散點信號的值與該輸出信號的第k-1個離散點信號的值的差值作為該占空比誤差的第k個離散點信號的值，k為自然數且k≥1。

一種可選地實施方式中，該時鐘控制器還包括抽樣器以及積分器：該抽樣器，用于從該占空比誤差中每隔P個離散點信號抽樣一個離散點信號，獲得抽樣信號，P等于2n，n為大于0的整數；該積分器，用于對該抽樣信號進行積分運算，獲得該控制信號。

上述方案中，通過對占空比誤差進行抽樣，可以減少計算控制信號所使用的離散點信號的數量，從而減少運算復雜度，提高運算效率。