[發明專利]一種LED芯片及其制造方法在審
| 申請號： | 201810277809.7 | 申請日： | 2018-03-30 |
| 公開（公告）號： | CN108847438A | 公開（公告）日： | 2018-11-20 |
| 發明（設計）人： | 于婷婷 | 申請（專利權）人： | 映瑞光電科技（上海）有限公司 |
| 主分類號： | H01L33/46 | 分類號： | H01L33/46;H01L33/62;H01L33/00 |
| 代理公司： | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人： | 智云 |
| 地址： | 201306 上海市*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 鍵合金屬層 垂直結構 外延結構 襯底 絕緣層 出光效率 隔離凹槽 量子阱層 保護層 導電層 反射率 鍵合并 接觸層 刻蝕 去除 紫光 制造 發光 芯片 暴露 制作 | ||
1.一種LED芯片制造方法，其特征在于，包括：
提供外延結構，所述外延結構包括第一襯底與外延層，所述外延層包括自下至上依次形成于所述第一襯底上的N型外延層、量子阱層及P型外延層；
刻蝕所述外延層，直至剩余部分厚度的所述N型外延層，以形成隔離凹槽；
在所述P型外延層上形成導電層，并進行圖案化，暴露出部分所述P型外延層；
在所述外延層和導電層上形成DBR反射層，并進行圖案化，暴露出部分所述導電層及所述隔離凹槽底部的N型外延層；
形成接觸層，所述接觸層至少覆蓋暴露出的部分所述導電層及所述隔離凹槽底部的N型外延層；
在所述接觸層上形成絕緣層，并進行圖案化，暴露出所述隔離凹槽底部的所述接觸層，在所述絕緣層及暴露出的所述接觸層上形成鍵合金屬層；
提供第二襯底，將所述第二襯底與所述鍵合金屬層進行鍵合并去除所述第一襯底。
2.根據權利要求1所述的一種LED芯片的制造方法，其特征在于，所述DBR反射層為包含Si3N4和SiO2的疊層結構。
3.根據權利要求1所述的一種LED芯片的制造方法，其特征在于，在去除所述第一襯底之后還包括：在所述N型外延層上形成保護層。
4.根據權利要求3所述的一種LED芯片的制造方法，其特征在于，在所述N型外延層上形成保護層之后還包括：對所述保護層進行刻蝕，暴露出部分所述N型外延層。
5.根據權利要求4所述的一種LED芯片的制造方法，其特征在于，對所述保護層進行刻蝕之后還包括：對暴露出的部分所述N型外延層進行刻蝕，暴露出部分所述DBR反射層。
6.根據權利要求5所述的一種LED芯片的制造方法，其特征在于，對暴露出的部分所述N型外延層進行刻蝕之后還包括：對暴露出的部分所述DBR反射層進行刻蝕，暴露出部分所述接觸層。
7.根據權利要求6所述的一種LED芯片的制造方法，其特征在于，對暴露出的部分所述DBR反射層進行刻蝕之后還包括：在暴露出部分所述接觸層上形成P型襯墊。
8.根據權利要求3所述的一種LED芯片的制造方法，其特征在于，在去除所述第一襯底之后，形成所述保護層之前，所述LED芯片的制造方法還包括：對所述N型外延層進行表面粗化處理。
9.根據權利要求1所述的一種LED芯片的制造方法，其特征在于，所述外延層還包括非摻雜外延層，所述非摻雜外延層位于所述第一襯底與所述N型外延層之間。
10.根據權利要求9所述的一種LED芯片的制造方法，其特征在于，在去除所述第一襯底之后，對所述N型外延層進行表面粗化處理之前，所述LED芯片的制造方法還包括：去除所述非摻雜外延層。
11.根據權利要求10所述的一種LED芯片的制造方法，其特征在于，所述非摻雜外延層、N型外延層及P型外延層的材質均為氮化鎵。
12.一種LED芯片結構，其特征在于，采用由權利要求1-10中任意一項所述的一種LED芯片的制造方法制得。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于映瑞光電科技（上海）有限公司，未經映瑞光電科技（上海）有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810277809.7/1.html，轉載請聲明來源鉆瓜專利網。
