[發明專利]能產生渦卷吸引子的憶阻型超混沌電路

有效

• 申請號: 201810276476.6
• 申請日: 2018-03-30
• 公開（公告）號: CN108365948B
• 公開（公告）日: 2020-12-08
• 發明（設計）人: 曾以成;夏曉珠;譚其威;張森;熊樂
• 申請（專利權）人: 湘潭大學
• 主分類號: H04L9/00
• 分類號: H04L9/00
• 代理公司: 湘潭市匯智專利事務所(普通合伙) 43108
• 代理人: 顏昌偉

1.一種能產生渦卷吸引子的憶阻型超混沌電路，其特征在于：包括三維Jerk混沌系統和憶阻實現電路，所述三維Jerk混沌系統包括第一通道、第二通道、第三通道和第一符號函數電路，憶阻實現電路包括憶阻等效基礎電路和階梯函數序發生器；

所述憶阻等效基礎電路包括第十二至第十六運算放大器、第二十一至第三十三電阻、第一乘法器、第二乘法器、第四電容，所述第二十一電阻的一端作為憶阻等效基礎電路的第一輸入端，第二十一電阻的另一端與第十二運算放大器的反相輸入端相連，第二十二電阻的一端作為憶阻等效基礎電路的第二輸入端，第二十二電阻的另一端與第十二運算放大器的反相輸入端相連，第二十三電阻跨接在第十二運算放大器的反相輸入端與輸出端之間，第十二運算放大器的輸出端與第二十四電阻的一端、第一乘法器的兩個輸入端相連，第二十四電阻的另一端與第十三運算放大器的反相輸入端相連，第二十五電阻跨接在第十三運算放大器的反相輸入端與輸出端之間，第十三運算放大器的輸出端經第二十六電阻后連接第十四運算放大器的反相輸入端，第二十七電阻的一端作為憶阻等效基礎電路的第三輸入端，第二十七電阻的另一端連接第十四運算放大器的反相輸入端，第二十八電阻跨接在第十四運算放大器的反相輸入端與輸出端之間，第十四運算放大器的輸出端經第二十九電阻后連接第十五運算放大器的反相輸入端，第四電容跨接在第十五運算放大器的反相輸入端與輸出端之間，第十五運算放大器的輸出端經第三十電阻后連接第十六運算放大器的反相輸入端，第三十一電阻跨接在第十六運算放大器的反相輸入端與輸出端之間，第十六運算放大器的輸出端作為憶阻等效基礎電路的第一輸出端，所述第十二至第十六運算放大器的同相輸入端均接地；第一乘法器的輸出端與第二乘法器的一個輸入端相連，第二乘法器的另一個輸入端作為憶阻等效基礎電路的第四輸入端，第三十二電阻的一端與第二乘法器的輸出端相連，第三十二電阻的另一端作為憶阻等效基礎電路的第二輸出端，第三十三電阻的一端與第二乘法器的另一個輸入端相連，第三十三電阻的另一端與第三十二電阻的另一端相連；

所述階梯函數序發生器包括第二至第八符號函數電路、第一至第四開關、加法器和反相器；

所述第二符號函數電路包括第十七運算放大器、第十八運算放大器、第三十四至第三十六電阻，第十七運算放大器的反相輸入端作為第二符號函數電路的輸入端，第十七運算放大器的同相輸入端接地，第十七運算放大器的輸出端經第三十四電阻后連接第十八運算放大器的反相輸入端，第十八運算放大器的同相輸入端接地，第三十五電阻跨接在第十八運算放大器的反相輸入端與輸出端之間，第十八運算放大器的輸出端與第三十六電阻的一端相連，第三十六電阻的另一端作為第二符號函數電路的輸出端并連接第一開關的一端；

所述第三符號函數電路包括第十九運算放大器、第二十運算放大器、第三十七至第三十九電阻，第十九運算放大器的反相輸入端作為第三符號函數電路的輸入端，第十九運算放大器的輸出端經第三十七電阻后連接第二十運算放大器的反相輸入端，第三十八電阻跨接在第二十運算放大器的反相輸入端與輸出端之間，第二十運算放大器的輸出端與第三十九電阻的一端相連，第三十九電阻的另一端作為第三符號函數電路的輸出端并連接第二開關的一端；

所述第四符號函數電路包括第二十一運算放大器、第二十二運算放大器、第四十至第四十二電阻，第二十一運算放大器的反相輸入端作為第四符號函數電路的輸入端，第二十一運算放大器的輸出端經第四十電阻后連接第二十二運算放大器的反相輸入端，第四十一電阻跨接在第二十二運算放大器的反相輸入端與輸出端之間，第二十二運算放大器的輸出端與第四十二電阻的一端相連，第四十二電阻的另一端作為第四符號函數電路的輸出端并連接第二開關的一端；

所述第五符號函數電路包括第二十三運算放大器、第二十四運算放大器、第四十三至第四十五電阻，第二十三運算放大器的反相輸入端作為第五符號函數電路的輸入端，第二十三運算放大器的輸出端經第四十三電阻后連接第二十四運算放大器的反相輸入端，第四十四電阻跨接在第二十四運算放大器的反相輸入端與輸出端之間，第二十四運算放大器的輸出端與第四十五電阻的一端相連，第四十五電阻的另一端作為第五符號函數電路的輸出端并連接第三開關的一端；

所述第六符號函數電路包括第二十五運算放大器、第二十六運算放大器、第四十六至第四十八電阻，第二十五運算放大器的反相輸入端作為第六符號函數電路的輸入端，第二十五運算放大器的輸出端經第四十六電阻后連接第二十六運算放大器的反相輸入端，第四十七電阻跨接在第二十六運算放大器的反相輸入端與輸出端之間，第二十六運算放大器的輸出端與第四十八電阻的一端相連，第四十八電阻的另一端作為第六符號函數電路的輸出端并連接第三開關的一端；

所述第七符號函數電路包括第二十七運算放大器、第二十八運算放大器、第四十九至第五十一電阻，第二十七運算放大器的反相輸入端作為第七符號函數電路的輸入端，第二十七運算放大器的輸出端經第四十九電阻后連接第二十八運算放大器的反相輸入端，第五十電阻跨接在第二十八運算放大器的反相輸入端與輸出端之間，第二十八運算放大器的輸出端與第五十一電阻的一端相連，第五十一電阻的另一端作為第七符號函數電路的輸出端并連接第四開關的一端；

所述第八符號函數電路包括第二十九運算放大器、第三十運算放大器、第五十二至第五十四電阻，第二十九運算放大器的反相輸入端作為第八符號函數電路的輸入端，第二十九運算放大器的輸出端經第五十二電阻后連接第三十運算放大器的反相輸入端，第五十三電阻跨接在第三十運算放大器的反相輸入端與輸出端之間，第三十運算放大器的輸出端與第五十四電阻的一端相連，第五十四電阻的另一端作為第八符號函數電路的輸出端并連接第四開關的一端；

所述第十七運算放大器、第十九運算放大器、第二十一運算放大器、第二十三運算放大器、第二十五運算放大器、第二十七運算放大器、第二十九運算放大器的反相輸入端連接在一起并作為階梯函數序發生器的輸入端，第十九運算放大器、第二十一運算放大器、第二十三運算放大器、第二十五運算放大器、第二十七運算放大器、第二十九運算放大器的同相輸入端分別接電源，第十七運算放大器、第十八運算放大器、第二十運算放大器、第二十二運算放大器、第二十四運算放大器、第二十六運算放大器、第二十八運算放大器、第三十運算放大器的同相輸入端均接地；

所述加法器包括第三十一運算放大器、第五十五電阻、第五十六電阻，所述反相器包括第三十二運算放大器、第五十七電阻，所述第一至第四開關的另一端連接在一起并接至第三十一運算放大器的反相輸入端，第三十一運算放大器的同相輸入端接地，第五十五電阻跨接在第三十一運算放大器的反相輸入端與輸出端之間，第三十一運算放大器的輸出端經第五十六電阻后連接第三十二運算放大器的反相輸入端，第三十二運算放大器的同相輸入端接地，第五十七電阻跨接在第三十二運算放大器的反相輸入端與輸出端之間，第三十二運算放大器的輸出端作為階梯函數序發生器的輸出端。