[發明專利]一種FinFET制造工藝

有效

• 申請號: 201810274216.5
• 申請日: 2018-03-29
• 公開（公告）號: CN110323136B
• 公開（公告）日: 2023-06-13
• 發明（設計）人: 王楠
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 上海德禾翰通律師事務所 31319
• 代理人: 侯莉

本發明提供了一種FinFET制造工藝，包括以下步驟：形成若干鰭片、溝槽隔離層以及各鰭片的側壁層，相鄰鰭片的間距包括第一距離和第二距離；采用傾斜離子注入工藝以使被注入區域形成阻擋層，并且當相鄰鰭片間距為所述第一距離時，兩鰭片相對的側壁層上只有部分區域被注入；當相鄰鰭片間距為所述第二距離時，兩鰭片相對的側壁層上全部區域被注入，兩鰭片間的溝槽隔離層上至少有部分區域被注入。

技術領域

本發明涉及半導體工藝領域，更詳細地說，本發明涉及一種FinFET制造工藝。

背景技術

隨著半導體工業對于更高的器件密度、更好的性能以及更低的成本的探索和追求，傳統的平面器件已經不能滿足納米工藝技術的要求，從而在制造和設計上促使了三維設計的發展，例如鰭式場效應晶體管(FinField-Effect?Transistor，FinFET)。

FinFET的結構不同于傳統平面工藝的MOSFET，其具有從襯底延伸的垂直設置的半導體鰭片(Fin)，在鰭片上環繞柵極疊層，從而在鰭片上形成FinFET的溝道，鰭片兩端作為源漏區域。相對于平面工藝器件，其不但使器件尺寸得以進一步縮小，而且能夠減小短溝道效應。

目前FinFET雖然已經有用于量產的成熟工藝，但仍有許多制程和工藝細節有待探索和改進，如鰭片的外延生長工藝就是其中之一。鰭片的外延生長，如PMOS的源漏區域的SiGe外延生長，對于FinFET器件有著重要的影響，PMOS源漏極區域的SiGe外延具有圍繞鰭片的較大晶格常數，因而在PMOS中會產生壓縮應變，從而提高器件的驅動電流。當外延體積越大，相應地就會有更高的壓縮應變，并且外延體積越大更有利于降低接觸電阻。但是外延生長過大，也同時會伴隨負面影響，在外延生長過程中其沿晶向除了會有相對于基片的垂直生長，還會有平行于基片的橫向生長，當相鄰鰭片上的外延橫向生長直至合并后，就造成了該兩片鰭片的短路，這是一個必須避免的問題，因此外延體積和避免短路是本領域技術人員需要折衷考慮的矛盾。

另一方面，在FinFET中某些單一的MOS管(如4T-Finfet)會設置多條鰭片，因為是共同作為源極或漏極，所有這多條鰭片是可以短接的，這樣在源漏區域生長外延就無需擔心短接的問題，而盡可能使它們合并以獲得更大的外延體積。這時候問題就變成了，希望在同一MOS中，外延生長的體積更大，同時要避免不同MOS間鰭片的外延短路問題。在工藝制程中，如果所有鰭片(無論同一MOS中的還是不同MOS中的)沒有做差異化處理，那么所有鰭片在外延生長時的狀態都是一樣的(這里忽略由于加工設備所引起片內均勻性問題)，這樣的話，倘若對不同鰭片做一些差異化處理，使得同一MOS內相鄰鰭片的外延生長快于兩MOS間相鄰鰭片的外延橫向生長，或者兩MOS間相鄰鰭片的外延橫向生長慢于同一MOS內相鄰鰭片的外延生長，那么就在同一MOS內獲得盡可能大的外延晶體，同時又避免了不同MOS間的外延短路。

目前針對上述問題，本領域技術人員從常規技術手段考慮，很容易通過光刻的方式來對不同區域進行針對性的處理，但是這樣的話會造成成本的大幅上升。

發明內容

本發明所要解決的技術問題，即是根據鰭片所處的位置，對于鰭片做差異化處理，從而使得同一MOS內相鄰鰭片的外延生長快于兩MOS間相鄰鰭片的外延橫向生長，或者兩MOS間相鄰鰭片的外延橫向生長慢于同一MOS內相鄰鰭片的外延生長。

為此，本發明提供了一種FinFET制造工藝，包括以下步驟：

形成若干鰭片、溝槽隔離層以及各鰭片的側壁層，相鄰鰭片的間距包括第一距離和第二距離；

采用傾斜離子注入工藝以使被注入區域形成阻擋層，并且當相鄰鰭片間距為所述第一距離時，兩鰭片相對的側壁層上只有部分區域被注入；當相鄰鰭片間距為所述第二距離時，兩鰭片相對的側壁層上全部區域被注入，兩鰭片間的溝槽隔離層上至少有部分區域被注入；

進一步地，在所述傾斜離子注入工藝完成后還包括以下步驟：

形成犧牲層，使所述鰭片部分地突出于所述犧牲層外；