[發明專利]一種超大面陣CMOS圖像傳感器結構

有效

• 申請號: 201810267550.8
• 申請日: 2018-03-28
• 公開（公告）號: CN108521549B
• 公開（公告）日: 2020-08-25
• 發明（設計）人: 郭仲杰;汪西虎;吳龍勝
• 申請（專利權）人: 西安微電子技術研究所
• 主分類號: H04N5/374
• 分類號: H04N5/374;H04N5/357
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 徐文權

本發明公開一種超大面陣CMOS圖像傳感器結構，包括感光面陣、行驅動、列偏置、讀出、控制器、電流偏置和可配置DAC；感光面陣的驅動由左右兩側分別設置行驅動，上方設置用于提供像元偏置的列偏置，下方設置讀出電路；讀出電路包括列級讀出電路和輸出級讀出電路；控制器用于曝光、轉換、采樣、放大與讀出操作的時序控制，還用于感光面陣與讀出電路的協調控制，以及曝光時間與DAC的配置；電流偏置用于對整個系統中電流偏置信號的輸送，電流偏置信號包括列偏置、可配置DAC、列級讀出電路與輸出級讀出電路的輸出信號；可配置DAC用于列級讀出電路與輸出級讀出電路的校正；從而降低后級讀出電路對系統噪聲的影響。

技術領域

本發明涉及CMOS圖像傳感器，具體為一種超大面陣CMOS圖像傳感器結構。

背景技術

CMOS圖像傳感器以其功耗低、體積小、價格便宜等特點，廣泛應用于圖像采集領域。常用的CMOS可見光圖像傳感器處理系統依據其架構可劃分為三種不同的類型：像元級處理系統、列級處理系統和芯片級處理系統。

像元級處理系統是指圖像傳感器像元陣列中的每個像素單元或每幾個像素單元共用一個讀出電路，從而在一個圖像傳感器中集成了一個讀出電路的二維陣列。這種處理系統有很多重要的優點，包括并行處理，高信噪比，低功耗等。此外，這種結構對處理系統的速度要求最低，且傳感器核與外圍電路間的所有交換都是數字的，還可以通過積分過程中的處理來調整圖像抓取和圖像處理模式以適應不同的環境。然而像元級處理系統也存在很多不足，如填充因子低、版圖復雜、對CMOS可見光圖像傳感器處理系統中的晶體管數和尺寸都有嚴格限制等。

列級處理系統是利用芯片可以并行傳輸數據的優勢，使圖像傳感器陣列中每列或每幾列像素單元共用一個讀出電路。由于像素陣列是逐行讀取的，因此整行像素的信號同時讀出到信號處理電路中，然后這一行像素內的信號再串行逐個傳輸到輸出端。這種列級處理系統結構具有并行處理的很多優點，且對CMOS可見光圖像傳感器處理系統速度要求不高，所以降低了芯片功耗。與像元級處理系統結構相比，讀出電路由像素單元內轉移到像素單元陣列外，不僅提高了填充因子，還提高了圖像傳感器的光敏感度。雖然列級處理系統在芯片面積上仍存在一定的限制，但其垂直方向上的高自由度也使得列級處理系統實現起來相對靈活。

相比以上兩種架構，芯片級處理系統最為簡單。在芯片級處理系統中，讀出電路位于芯片信號串行傳輸通道的最末端，因此這種結構在面積上的限制較少，從而有較高的填充因子，且設計也較靈活。然而，在這種結構中，讀出電路的運行速度成為整個芯片處理速度的瓶頸，這就必然提高了對讀出電路速度的要求，從而增加了設計的復雜程度和芯片的功耗。

通過以上分析，芯片級處理系統具有很多優點，但也存在一個致命的缺點，即整個芯片的數據處理速度被讀出電路的速度限制，使讀出電路成為整個芯片的瓶頸。當像素陣列不斷擴展，這點就變得尤為突出，讀出電路的速度要求很高導致設計上難度增大，讀出電路的采樣信號在信號通路上易受到干擾，信噪比相對較低。而像元級處理系統將讀出電路融入像元中，又大幅度降低了填充因子，也增加了功耗，從而降低了圖像傳感器的成像質量。

列級處理系統可認為是像元級處理系統與芯片級處理系統的折衷。這種結構每列或每幾列像元共用列級讀出電路，每次整行像元的信號同時讀出到列讀出電路中，讀出電路并行對這一行像元的信號進行處理，下一周期再讀入下一行像元的信號。這種半并行的操作方式，降低了對讀出電路速度的要求，減小了設計難度，提高了數據讀出速率。在版圖設計時，只有縱向上受列寬限制，也較易設計。但還是無法很好的解決超大面陣的噪聲與速度的問題。

發明內容

針對現有技術中存在的問題，本發明提供一種超大面陣CMOS圖像傳感器結構，結構簡單，設計合理，讀出電路的噪聲低，實現了大面陣數據下的高速輸出。

本發明是通過以下技術方案來實現：

一種超大面陣CMOS圖像傳感器結構，其特征在于，包括感光面陣、行驅動、列偏置、讀出、控制器、電流偏置和可配置DAC；