[發明專利]一種用于CMOS圖像傳感器的SAR型ADC結構

有效

• 申請號: 201810267547.6
• 申請日: 2018-03-28
• 公開（公告）號: CN108495067B
• 公開（公告）日: 2020-11-10
• 發明（設計）人: 郭仲杰;汪西虎;吳龍勝
• 申請（專利權）人: 西安微電子技術研究所
• 主分類號: H04N5/378
• 分類號: H04N5/378;H04N5/3745
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 徐文權

1.一種用于CMOS圖像傳感器的SAR型ADC結構，其特征在于，包括每列單獨的列線采樣模塊和比較器模塊，多列共用的DAC模塊和SAR邏輯模塊；每列的列級比較器模塊一輸入端連接各自的列采樣模塊的輸出端，另一輸入端連接多列共用的DAC模塊的輸出端，每列的列級比較器模塊輸出端連接多列共用的SAR邏輯模塊，每列通過K次比較實現K位ADC轉換，每列需要耗時K個周期，n列完成ADC轉換需要總耗時n×K個周期；SAR邏輯模塊的輸出端為ADC結構的輸出端；

比較器模塊位于列級電路中，高精度DAC和SAR邏輯電路為多列共享，兼顧了高精度和高速度的性能；

所述的列采樣模塊包括連接列像元光電信號的列采樣單元和接地設置在列采樣單元(110)輸出端的存儲電容。

2.根據權利要求1所述的一種用于CMOS圖像傳感器的SAR型ADC結構，其特征在于，在采樣期間，所有的列線采樣模塊同時完成對列線模擬信號的采樣。

3.根據權利要求1所述的一種用于CMOS圖像傳感器的SAR型ADC結構，其特征在于，在保持期間，每列的采樣信號均連接至各自列的比較器模塊等待比較。

4.根據權利要求1所述的一種用于CMOS圖像傳感器的SAR型ADC結構，其特征在于，在量化期間，列級比較器模塊依次工作，完成各自列的模擬到數字的轉換工作。

5.根據權利要求4所述的一種用于CMOS圖像傳感器的SAR型ADC結構，其特征在于，在每列比較器模塊依次工作時，多列共用的DAC模塊和SAR邏輯模塊配合完成逐次逼近的比較過程。

6.根據權利要求1所述的一種用于CMOS圖像傳感器的SAR型ADC結構，其特征在于，SAR邏輯模塊的輸出端連接DAC模塊的輸入端。