[發(fā)明專(zhuān)利]存儲(chǔ)器裝置及用于其的測(cè)試電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201810266730.4
• 申請(qǐng)日: 2018-03-28
• 公開(kāi)（公告）號(hào): CN108564982B
• 公開(kāi)（公告）日: 2023-10-13
• 發(fā)明（設(shè)計(jì)）人: 請(qǐng)求不公布姓名
• 申請(qǐng)（專(zhuān)利權(quán)）人: 長(zhǎng)鑫存儲(chǔ)技術(shù)有限公司
• 主分類(lèi)號(hào): G11C29/18
• 分類(lèi)號(hào): G11C29/18;G11C29/56
• 代理公司: 北京市鑄成律師事務(wù)所 11313
• 代理人: 張臻賢;武晨燕

本發(fā)明至少提供一種存儲(chǔ)器裝置，其中，地址鎖存器可根據(jù)塊選擇使能信號(hào)輸出塊選擇控制信號(hào)；測(cè)試模式選擇單元可根據(jù)測(cè)試模式選擇指令信號(hào)輸出測(cè)試模式選擇信號(hào)；塊選擇單元根據(jù)模式選擇信號(hào)和塊選擇使能信號(hào)輸出塊選擇信號(hào)；當(dāng)根據(jù)塊選擇信號(hào)使能第一存儲(chǔ)模塊時(shí)，第一存儲(chǔ)模塊輸出第一輸入輸出數(shù)據(jù)；當(dāng)根據(jù)塊選擇信號(hào)使能第二存儲(chǔ)模塊時(shí)，第二存儲(chǔ)模塊輸出第二輸入輸出數(shù)據(jù)；當(dāng)存儲(chǔ)器根據(jù)測(cè)試模式選擇信號(hào)進(jìn)入第一測(cè)試模式時(shí)，輸出緩存器將部分輸入輸出端口置于禁用狀態(tài)，并將第一輸入輸出數(shù)據(jù)和第二輸入輸出數(shù)據(jù)先后從未禁用的輸入輸出端口輸出。本發(fā)明的存儲(chǔ)器裝置可以減少占用測(cè)試機(jī)臺(tái)的輸入輸出端口。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體存儲(chǔ)器領(lǐng)域，尤其涉及一種存儲(chǔ)器裝置及用于存儲(chǔ)器裝置的測(cè)試電路。

背景技術(shù)

半導(dǎo)體存儲(chǔ)器(Semi-Conductor Memory)是一種以半導(dǎo)體電路作為存儲(chǔ)媒體的存儲(chǔ)器，是由半導(dǎo)體集成電路組成。圖1示出了一個(gè)16位存儲(chǔ)器裝置100的電路圖，存儲(chǔ)器裝置100包括兩個(gè)8位存儲(chǔ)模塊141和142，存儲(chǔ)器裝置100還包括指令邏輯單元170和地址鎖存器110，指令邏輯單元170在外部信號(hào)OE、RAS/、CAS/和WE/的控制下輸出內(nèi)部控制信號(hào)，地址鎖存器130鎖存地址信號(hào)ADD[0：13]，并輸出行地址信號(hào)ROW[0:13]和列地址信號(hào)COL[0:9]至存儲(chǔ)模塊141和142，存儲(chǔ)模塊141和142將行地址信號(hào)ROW[0:13]和列地址信號(hào)COL[0:9]譯碼并輸出數(shù)據(jù)，輸出緩存器151將存儲(chǔ)模塊141的數(shù)據(jù)緩存輸出，輸出緩存器152將存儲(chǔ)模塊142的數(shù)據(jù)緩存輸出。

圖2示出了現(xiàn)有技術(shù)中常用的存儲(chǔ)器裝置測(cè)試電路示意圖，將多個(gè)被測(cè)存儲(chǔ)器裝置100(DUT′1、DUT′2、DUT′3、DUT′4、DUT′5、DUT′6……)與測(cè)試機(jī)臺(tái)10連接，其中，第1個(gè)存儲(chǔ)器裝置DUT′1的OE端口、RAS/端口、CAS/端口和WE/端口都需要分別占用測(cè)試機(jī)臺(tái)10的1個(gè)輸入輸出端口IO1[0:3]，并且地址端口A[0:13]需要占用測(cè)試機(jī)臺(tái)10的14個(gè)輸入輸出端口IO1[4:17]，數(shù)據(jù)端口DQ[0:15]需要占用測(cè)試機(jī)臺(tái)10的16個(gè)輸入輸出端口IO1[18:13]，每一個(gè)存儲(chǔ)器裝置100都需要類(lèi)似的連接，當(dāng)有6個(gè)存儲(chǔ)器裝置時(shí)，就需要占用測(cè)試機(jī)臺(tái)10的201個(gè)輸入輸出端口，因此，現(xiàn)有技術(shù)的測(cè)試電路需要占用測(cè)試機(jī)臺(tái)的多個(gè)IO端口，導(dǎo)致測(cè)試資源的浪費(fèi)和測(cè)試成本的增加。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供一種存儲(chǔ)器裝置以及用于存儲(chǔ)器裝置的測(cè)試電路，以解決或緩解現(xiàn)有技術(shù)中的一項(xiàng)或更多項(xiàng)技術(shù)問(wèn)題。

作為本發(fā)明實(shí)施例的一個(gè)方面，本發(fā)明實(shí)施例提供一種存儲(chǔ)器裝置，包括：

地址鎖存器，具有地址信號(hào)輸入端和塊選擇使能信號(hào)輸入端，分別用于接收地址信號(hào)和塊選擇使能信號(hào)，所述地址鎖存器輸出地址控制信號(hào)和塊選擇控制信號(hào)；

測(cè)試模式選擇單元，具有測(cè)試模式選擇指令輸入端，用于接收測(cè)試模式選擇指令信號(hào)，所述測(cè)試模式選擇單元根據(jù)所述測(cè)試模式選擇指令信號(hào)輸出測(cè)試模式選擇信號(hào)；

塊選擇單元，連接于所述地址鎖存器和所述測(cè)試模式選擇單元，用于根據(jù)所述塊選擇控制信號(hào)和所述測(cè)試模式選擇信號(hào)輸出塊選擇信號(hào)；

第一存儲(chǔ)模塊，連接于所述塊選擇單元和所述地址鎖存器，當(dāng)根據(jù)所述塊選擇信號(hào)使能所述第一存儲(chǔ)模塊時(shí)，所述第一存儲(chǔ)模塊將所述地址控制信號(hào)譯碼并輸出第一輸入輸出數(shù)據(jù)；

第二存儲(chǔ)模塊，連接于所述塊選擇單元和所述地址鎖存器，當(dāng)根據(jù)所述塊選擇信號(hào)使能所述第二存儲(chǔ)模塊時(shí)，所述第二存儲(chǔ)模塊將所述地址控制信號(hào)譯碼并輸出第二輸入輸出數(shù)據(jù)；以及

輸出緩存器，具有多個(gè)輸入輸出端口，所述輸出緩存器連接于所述測(cè)試模式選擇單元，并連接于所述第一存儲(chǔ)模塊和所述第二存儲(chǔ)模塊，當(dāng)所述存儲(chǔ)器裝置根據(jù)所述測(cè)試模式選擇信號(hào)進(jìn)入第一測(cè)試模式時(shí)，所述輸出緩存器將部分輸入輸出端口置于禁用狀態(tài)，并將所述第一輸入輸出數(shù)據(jù)和所述第二輸入輸出數(shù)據(jù)先后從未禁用的輸入輸出端口輸出。