[發明專利]存儲器裝置的測試方法

有效

• 申請號: 201810264563.X
• 申請日: 2018-03-28
• 公開（公告）號: CN108447522B
• 公開（公告）日: 2019-03-08
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G11C29/08
• 分類號: G11C29/08;G11C29/56
• 代理公司: 北京市鑄成律師事務所 11313
• 代理人: 張臻賢;武晨燕

本發明提供一種存儲器裝置的測試方法，包括：根據塊選擇信號輸出第一測試數據和第二測試數據；以及根據測試模式選擇信號進入第一測試模式、第二測試模式和第三測試模式的任一者，其中，當進入第一測試模式時，將部分輸入輸出端口置于禁用狀態，并將第一測試數據和第二測試數據先后從未禁用的輸入輸出端口輸出；當進入第二測試模式時，將部分輸入輸出端口置于禁用狀態，并將第一測試數據和第二測試數據進行邏輯處理后從未禁用的輸入輸出端口輸出；當進入所述第三測試模式時，將全部輸入輸出端口置于未禁用狀態，并將第一測試數據和第二測試數據從全部輸入輸出端口輸出。本發明的技術方案可以選擇不同的測試模式，并減少占用測試機臺的輸入輸出端口。

技術領域

本發明涉及半導體存儲器領域，尤其涉及一種存儲器裝置的測試方法。

背景技術

半導體存儲器(Semi-Conductor Memory)是一種以半導體電路作為存儲媒體的存儲器，是由半導體集成電路組成。圖1示出了一個16位存儲器裝置100的電路圖，存儲器裝置100包括兩個8位存儲模塊141和142，存儲器裝置100還包括指令邏輯單元170和地址鎖存器110，指令邏輯單元170在外部信號OE、RAS/、CAS/和WE/的控制下輸出內部控制信號，地址鎖存器130鎖存地址信號ADD[0：13]，并輸出行地址信號ROW[0:13]和列地址信號COL[0:9]至存儲模塊141和142，存儲模塊141和142將行地址信號ROW[0:13]和列地址信號COL[0:9]譯碼并輸出數據，輸出緩存器151將存儲模塊141的數據緩存輸出，輸出緩存器152將存儲模塊142的數據緩存輸出。

圖2示出了現有技術中常用的存儲器裝置的測試方法示意圖，將多個被測存儲器裝置100(DUT′1、DUT′2、DUT′3、DUT′4、DUT′5、DUT′6……)與測試機臺10連接，其中，第1個存儲器裝置DUT′1的OE端口、RAS/端口、CAS/端口和WE/端口都需要分別占用測試機臺10的1個輸入輸出端口IO1[0:3]，并且地址端口A[0:13]需要占用測試機臺10的14個輸入輸出端口IO1[4:17]，數據端口DQ[0:15]需要占用測試機臺10的16個輸入輸出端口IO1[18:13]，每一個存儲器裝置100都需要類似的連接，當有6個存儲器裝置時，就需要占用測試機臺10的201個輸入輸出端口，因此，現有技術的測試方法需要占用測試機臺的多個IO端口，導致測試資源的浪費和測試成本的增加。

發明內容

本發明實施例提供一種存儲器裝置的測試方法，以解決或緩解現有技術中的一項或更多項技術問題。

本發明實施例提供了一種存儲器裝置的測試方法，包括：

接收測試模式選擇指令信號和塊選擇控制信號；

根據所述測試模式選擇指令信號生成測試模式選擇信號；

根據所述塊選擇控制信號和所述測試模式選擇信號生成塊選擇信號；

根據所述塊選擇信號輸出第一測試數據和第二測試數據；

根據所述測試模式選擇信號進入第一測試模式、第二測試模式和第三測試模式的任一者，

其中，當進入所述第一測試模式時，將部分輸入輸出端口置于禁用狀態，并將所述第一測試數據和所述第二測試數據先后從未禁用的輸入輸出端口輸出；當進入所述第二測試模式時，將部分輸入輸出端口置于禁用狀態，并將所述第一測試數據和所述第二測試數據進行邏輯處理后從未禁用的輸入輸出端口輸出；當進入所述第三測試模式時，將全部輸入輸出端口置于未禁用狀態，并將所述第一測試數據和所述第二測試數據從所述全部輸入輸出端口輸出。

進一步地，所述將所述第一測試數據和所述第二測試數據進行邏輯處理后從未禁用的輸入輸出端口輸出的步驟包括：

將所述第一測試數據和所述第二測試數據邏輯異或期望數據后輸出第一邏輯處理結果；以及