[發明專利]新型表壓傳感器及其制作方法

在審

• 申請號: 201810263734.7
• 申請日: 2018-03-28
• 公開（公告）號: CN108545691A
• 公開（公告）日: 2018-09-18
• 發明（設計）人: 沈紹群;羅小勇;阮炳權
• 申請（專利權）人: 廣東和宇傳感器有限公司;上海旦宇傳感器科技有限公司
• 主分類號: B81B3/00
• 分類號: B81B3/00;B81C1/00;G01L9/06
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 梁嘉琦

1.新型表壓傳感器，其特征在于：包括硅片主體，所述硅片主體包括設置于硅片主體表面的膜島結構和與所述膜島結構層疊設置的硅基片(1)，所述膜島結構包括用于感應壓力的彈性硅膜(2)和設置于所述彈性硅膜(2)之上用于穩定測量的島區(3)，所述膜島結構和硅基片(1)之間于與所述彈性硅膜(2)對應的位置設置有用于使所述彈性硅膜(2)能夠移動的背膜空間。

2.根據權利要求1所述的新型表壓傳感器，其特征在于：所述背膜空間包括設置于所述彈性硅膜(2)與硅基片(1)之間用于限制所述彈性硅膜(2)過度移動的過載限位區(41)和設置于所述硅基片(1)之中的腐蝕坑(42)，所述過載限位區(41)和腐蝕坑(42)之間設置有用于平衡氣壓的大氣平衡孔(43)，所述腐蝕坑(42)沿著所述大氣平衡孔(43)向外擴張設置。

3.根據權利要求1所述的新型表壓傳感器，其特征在于：所述硅片主體還包括與所述硅基片(1)層疊設置的器件膜層(5)，所述器件膜層(5)包括用于設置集成電路的單晶薄膜區(51)和所述的膜島結構，所述單晶薄膜區(51)圍繞所述膜島結構設置。

4.根據權利要求3所述的新型表壓傳感器，其特征在于：所述單晶薄膜區(51)設置有處于所述彈性硅膜(2)之上的梁區(52)、用于對外電連接的鋁壓腳(53)、用于將所述單晶薄膜區(51)分隔成不同電路區域的隔離壁(55)和沿著所述單晶薄膜區(51)分別設置于不同電路區域之中的埋層引線，所述梁區(52)圍繞所述島區(3)設置，所述梁區(52)之中分別設置有用于構成惠斯通電橋的橋路電阻(56)，所述隔離壁(55)從所述硅片主體的邊緣伸進所述梁區(52)并與所述橋路電阻(56)相抵接，所述橋路電阻(56)通過所述埋層引線與所述鋁壓腳(53)電連接。

5.根據權利要求4所述的新型表壓傳感器，其特征在于：所述島區(3)的厚度與所述梁區(52)的厚度相一致，所述島區(3)的寬度大于所述梁區(52)的寬度。

6.根據權利要求3所述的新型表壓傳感器，其特征在于：所述硅基片(1)的表面分別設置有第一氧化層(11)和第二氧化層(12)，所述器件膜層(5)與所述第一氧化層(11)相連接。

7.根據權利要求6所述的新型表壓傳感器，其特征在于：所述第二氧化層(12)之上設置有氮化硅保護層(13)。

8.一種制作權利要求1－7任一所述的新型表壓傳感器的方法，其特征在于：包括以下步驟：

S1、在硅基片(1)的兩面熱氧化覆蓋耐KOH腐蝕的氧化層；

S2、在硅基片(1)兩面的氧化層之上分別刻蝕對準記號，并對對準記號進行熱氧化顯示處理；

S3、在硅基片(1)的正面利用光刻技術在氧化層之上刻蝕出對應背膜空間的窗口，并在該窗口的范圍內對硅基片(1)進行刻蝕，形成過載限位區(41)；

S4、對硅基片(1)中的過載限位區(41)的表面進行熱氧化處理，形成中間硅基片；

S5、用另一硅基片與中間硅基片進行固態硅－硅鍵合，使得過載限位區(41)處于兩塊硅基片之間；

S6、對鍵合后得到的硅片中無對準記號的一面進行減薄拋光處理，得到設置于中間硅基片之上的器件膜層(5)，并對器件膜層(5)的正面進行熱氧化處理；

S7、利用第三硅基片與經過熱氧化處理的器件膜層(5)進行第二次固態硅－硅鍵合；

S8、對經過第二次鍵合后得到的硅片中無對準記號的一面進行減薄拋光處理，得到設置于器件膜層(5)之上的硅單晶層，并對硅單晶層的正面進行熱氧化處理；

S9、以經過第二次鍵合后得到的硅片中背面的對準記號作為坐標點，對該硅片的正面刻蝕與背面的對準記號位置對應的第二對準記號，并對第二對準記號進行熱氧化顯示處理；

S10、在硅單晶層正面的氧化層之中刻蝕出對應單晶薄膜區(51)的窗口；

S11、在對應單晶薄膜區(51)的窗口中用離子束注入P型硼離子；

S12、把注入P型硼離子的硅片在溫度為800℃的氮氣氛下退火30分鐘，然后用BHF腐蝕液漂凈硅片表面的硼硅玻璃；

S13、利用干氧氧化工藝對經過退火處理的硅片正面進行氧化處理；

S14、利用離子束對步驟S13中經過氧化處理的硅片正面注入P型硼離子；

S15、在溫度為800℃的氮氣氛下，對步驟S14中注入有P型硼離子的硅片退火30分鐘，然后在溫度為1100℃的條件下，對該硅片進行淡硼再分布，接著漂凈該硅片表面的氧化層；

S16、在步驟S15經過漂凈處理的硅片中對應梁區(52)的位置表面處，利用光刻膠覆蓋于其上制作掩蔽層，并刻蝕除掩蔽層之外的區域，得到設置于梁區(52)之中的橋路電阻(56)；

S17、分別對步驟S16中的硅片的正面和背面淀積二氧化硅層和氮化硅保護層(13)；

S18、刻蝕對應著梁區(52)之上的二氧化硅層，暴露內部的單晶硅表面；

S19、對步驟S18中的硅片正面濺射淀積鋁合金薄膜，在鋁合金薄膜表面光刻鋁引線并在鋁引線之上覆蓋光刻膠，腐蝕沒有覆蓋光刻膠的鋁合金薄膜，使得橋路電阻(56)構成惠斯通電橋；

S20、把步驟S19之中的硅片置于溫度為500℃的條件下，通入氮氣合金化30分鐘；

S21、對經過合金化的硅片中的對應單晶薄膜區(51)的位置進行刻蝕，形成梁區(52)、彈性硅膜(2)和島區(3)，并且在該硅片的背面于與彈性硅膜(2)和島區(3)對應的位置光刻蝕對應腐蝕坑(42)的窗口；

S22、在步驟S21中的窗口范圍內腐蝕硅基片(1)，形成腐蝕坑(42)；

S23、對隔離過載限位區(41)與腐蝕坑(42)的氧化層進行干法刻蝕，得到連通過載限位區(41)與腐蝕坑(42)的大氣平衡孔(43)；

S24、完成制作。