[發(fā)明專(zhuān)利]存儲(chǔ)器芯片、控制其的緩沖器芯片模塊以及存儲(chǔ)器模塊

有效

• 申請(qǐng)?zhí)枺?/td>: 201810262690.6
• 申請(qǐng)日: 2018-03-28
• 公開(kāi)（公告）號(hào): CN109545254B
• 公開(kāi)（公告）日: 2023-01-20
• 發(fā)明（設(shè)計(jì)）人: 文英碩
• 申請(qǐng)（專(zhuān)利權(quán)）人: 愛(ài)思開(kāi)海力士有限公司
• 主分類(lèi)號(hào): G11C7/10
• 分類(lèi)號(hào): G11C7/10;G11C7/22
• 代理公司: 北京弘權(quán)知識(shí)產(chǎn)權(quán)代理有限公司 11363
• 代理人: 李少丹;許偉群

1.一種存儲(chǔ)器芯片，包括：

芯片選擇CS緩沖器，其被配置為接收芯片選擇信號(hào)；

命令CMD緩沖器，其被配置為接收命令信號(hào)；

芯片識(shí)別CID緩沖器，其被配置為接收芯片識(shí)別信號(hào)；以及

其中，從芯片識(shí)別信號(hào)被激活開(kāi)始經(jīng)過(guò)一定時(shí)間以后，命令信號(hào)被輸入，并且當(dāng)命令信號(hào)被輸入時(shí)，CMD緩沖器被激活，以及

其中，從芯片選擇信號(hào)被激活開(kāi)始經(jīng)過(guò)一定時(shí)間以后且在命令信號(hào)被輸入之前，芯片識(shí)別信號(hào)被輸入，并且當(dāng)芯片識(shí)別信號(hào)被輸入時(shí)，CID緩沖器被激活。

2.如權(quán)利要求1所述的存儲(chǔ)器芯片，還包括地址ADDR緩沖器，其被配置為接收地址信號(hào)，其中，從命令信號(hào)被輸入開(kāi)始經(jīng)過(guò)一定時(shí)間以后，地址信號(hào)被輸入，并且當(dāng)?shù)刂沸盘?hào)被輸入時(shí)，ADDR緩沖器被激活。

3.如權(quán)利要求1所述的存儲(chǔ)器芯片，其中，當(dāng)芯片識(shí)別信號(hào)與存儲(chǔ)器芯片不對(duì)應(yīng)時(shí)，CMD緩沖器和ADDR緩沖器保持關(guān)斷狀態(tài)。

4.如權(quán)利要求1所述的存儲(chǔ)器芯片，還包括：

緩沖器激活控制器，其被配置為控制CID緩沖器、CMD緩沖器和地址ADDR緩沖器的激活。

5.如權(quán)利要求4所述的存儲(chǔ)器芯片，還包括：

配置寄存器，其被配置為儲(chǔ)存關(guān)于CID緩沖器、CMD緩沖器和ADDR緩沖器的激活的時(shí)序信息，

其中，緩沖器激活控制器基于關(guān)于CID緩沖器、CMD緩沖器和ADDR緩沖器的激活的時(shí)序信息來(lái)控制CID緩沖器、CMD緩沖器和ADDR緩沖器的激活。

6.一種緩沖器芯片模塊，包括：

控制信號(hào)隊(duì)列，其被配置為接收控制信號(hào)，所述控制信號(hào)被劃分為芯片選擇信號(hào)、芯片識(shí)別信號(hào)、命令信號(hào)和地址信號(hào)，并且被配置為儲(chǔ)存芯片選擇信號(hào)、芯片識(shí)別信號(hào)、命令信號(hào)和地址信號(hào)；以及

仲裁器，其被配置為根據(jù)預(yù)定的時(shí)序條件來(lái)輸出儲(chǔ)存在控制信號(hào)隊(duì)列中的控制信號(hào)，

其中，在芯片選擇信號(hào)被激活以后且輸出命令信號(hào)之前，仲裁器輸出芯片識(shí)別信號(hào)。

7.如權(quán)利要求6所述的緩沖器芯片模塊，其中，從命令信號(hào)被輸出開(kāi)始經(jīng)過(guò)一定時(shí)間以后，仲裁器輸出地址信號(hào)。

8.如權(quán)利要求6所述的緩沖器芯片模塊，還包括：

控制信號(hào)輸入電路，其被配置為將控制信號(hào)劃分并儲(chǔ)存在控制信號(hào)隊(duì)列中；

主機(jī)接口，其被配置為向存儲(chǔ)器控制器或主機(jī)發(fā)送信號(hào)或從存儲(chǔ)器控制器或主機(jī)接收信號(hào)；

存儲(chǔ)器接口，其被配置為在仲裁器與存儲(chǔ)器芯片或包括存儲(chǔ)器芯片的存儲(chǔ)器模塊之間發(fā)送或接收信號(hào)；以及

數(shù)據(jù)緩沖器，其被配置為在主機(jī)接口與存儲(chǔ)器接口之間緩沖數(shù)據(jù)。

9.一種存儲(chǔ)器模塊，包括：

多個(gè)存儲(chǔ)器芯片，每個(gè)存儲(chǔ)器芯片包括：緩沖芯片選擇信號(hào)的芯片選擇CS緩沖器、緩沖芯片識(shí)別信號(hào)的芯片識(shí)別CID緩沖器、緩沖命令信號(hào)的命令CMD緩沖器和緩沖地址信號(hào)的地址ADDR緩沖器；以及

緩沖器芯片模塊，其被配置為向所述多個(gè)存儲(chǔ)器芯片輸出芯片選擇信號(hào)、芯片識(shí)別信號(hào)、命令信號(hào)和地址信號(hào)；

其中，從芯片選擇信號(hào)被激活開(kāi)始經(jīng)過(guò)預(yù)定時(shí)間以后且輸出命令信號(hào)之前，緩沖器芯片模塊輸出芯片識(shí)別信號(hào)，并且在芯片選擇信號(hào)和芯片識(shí)別信號(hào)被激活之前，所述多個(gè)存儲(chǔ)器芯片之中的存儲(chǔ)器芯片中包括的CMD緩沖器和ADDR緩沖器保持去激活。

10.如權(quán)利要求9所述的存儲(chǔ)器模塊，其中，與芯片選擇信號(hào)和芯片識(shí)別信號(hào)不對(duì)應(yīng)的存儲(chǔ)器芯片中包括的CMD緩沖器和ADDR緩沖器保持去激活。

11.如權(quán)利要求10所述的存儲(chǔ)器模塊，其中，從芯片識(shí)別信號(hào)被激活開(kāi)始經(jīng)過(guò)預(yù)定時(shí)間以后，緩沖器芯片模塊輸出命令信號(hào)，并且當(dāng)命令信號(hào)被輸入時(shí)，與芯片選擇信號(hào)和芯片識(shí)別信號(hào)相對(duì)應(yīng)的存儲(chǔ)器芯片激活其中的CMD緩沖器。