[發(fā)明專利]一種雙閉環(huán)光纖陀螺六態(tài)調(diào)制降低串?dāng)_的方法

有效

• 申請?zhí)枺?/td>: 201810262318.5
• 申請日: 2018-03-28
• 公開（公告）號: CN108519079B
• 公開（公告）日: 2021-11-26
• 發(fā)明（設(shè)計(jì)）人: 潘雄;張少博;代琪;宋凝芳;張春熹;金靖;郝帥
• 申請（專利權(quán)）人: 北京航空航天大學(xué)
• 主分類號: G01C19/66
• 分類號: G01C19/66
• 代理公司: 北京永創(chuàng)新實(shí)專利事務(wù)所 11121
• 代理人: 姜榮麗

1.一種雙閉環(huán)光纖陀螺六態(tài)調(diào)制降低串?dāng)_的方法，其特征在于：具體步驟如下，

第一步，邏輯處理器產(chǎn)生六態(tài)調(diào)制波形，經(jīng)過第一數(shù)模轉(zhuǎn)換器及其驅(qū)動(dòng)電路轉(zhuǎn)換成兩路差分的模擬調(diào)制電壓；所述的六態(tài)調(diào)制波形有兩種，分別為：和

第二步，模擬調(diào)制電壓經(jīng)過緩沖放大器后施加到相位調(diào)制器上，對Sagnac干涉儀上兩路反向傳播的光進(jìn)行相位調(diào)制，產(chǎn)生一個(gè)延遲的相位差

第三步，調(diào)制后的干涉光信號經(jīng)過光電探測器及其前置放大電路轉(zhuǎn)換成包含轉(zhuǎn)速信息的電壓信號，經(jīng)AD采集后在FPGA中進(jìn)行六態(tài)解調(diào)，提取轉(zhuǎn)速信息并輸出；同時(shí)進(jìn)行光纖陀螺的閉環(huán)控制；

在六態(tài)調(diào)制SSMA和SSMB情況下，殘余偏置誤差消失在處。

2.根據(jù)權(quán)利要求1所述的一種雙閉環(huán)光纖陀螺六態(tài)調(diào)制降低串?dāng)_的方法，其特征在于：所述邏輯處理器是數(shù)字信號處理器DSP、可編程邏輯門陣列FPGA或?qū)Ｓ眉尚酒珹SIC。

3.根據(jù)權(quán)利要求1所述的一種雙閉環(huán)光纖陀螺六態(tài)調(diào)制降低串?dāng)_的方法，其特征在于：所述邏輯處理器產(chǎn)生的兩種六態(tài)調(diào)制波形SSMA和SSMB引起的殘余偏置誤差，計(jì)算如下:

其中，G_eq為閉環(huán)光纖陀螺的等效增益；

是SSMA中干擾誤差的采樣，D_SSMA[n]＝{-1,-1,-1,-1,-1,-1,+1,+1,+1,+1,+1,+1,…}是SSMA的采樣解調(diào)序列；為調(diào)制深度；K_e表示殘余偏置誤差的等效增益；

其中，是SSMB中干擾誤差的采樣，

D_SSMB[n]＝{-1,-1,+1,+1,-1,-1,+1,+1,-1,-1,+1,+1,…}是SSMB的采樣解調(diào)序列。