[發明專利]一種固態硬盤提升LDPC糾錯能力的方法

在審

• 申請號: 201810258952.1
• 申請日: 2018-03-27
• 公開（公告）號: CN108647109A
• 公開（公告）日: 2018-10-12
• 發明（設計）人: 胡穎穎
• 申請（專利權）人: 深圳憶聯信息系統有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 廣東廣和律師事務所 44298
• 代理人: 董紅海

本發明公開了一種固態硬盤提升LDPC糾錯能力的方法,其特征在于通過掃描法獲得同一個Cell的相鄰狀態的電壓分布交叉重疊數據,找到最優讀閥值電壓根據獲得的最優讀閥值電壓進一步獲得當前狀態的LLR和LUT表,采用前狀態的LLR和LUT表對錯誤數據進行糾錯處理。通過對閾值電壓交疊部分的分布的分析，可以準確的獲取當前Cell的HD和SD信息，提供準確的LLR及LUT信息，有效提升了LDPC糾錯能力，提升了使用壽命。

技術領域

本發明涉及存儲技術領域，尤其涉及一種固態硬盤提升LDPC糾錯能力的方法。

背景技術

隨著NAND Flash制造工藝的發展及對存儲容量的需求，TLC及QLC得到越來越多的應用。而Cell中存儲bit個數的增加，導致了寫入數據之后，存儲的電荷更容易發生變化，從而導致數據錯誤。越來越多的算法用于對NAND Flash數據進行糾錯，目前最新并廣泛應用的是低密度奇偶校驗碼(Low Density Parity Check，LDPC)算法。

Nand Flash是一種非易失性存儲半導體，其通過向存儲單元Cell浮柵層注入電子的方式存儲數據。隨著存儲單元浮柵層中電子數增加，相應的電壓也會逐漸增大。Flash的擦除會損壞浮柵晶體管的氧化溝道，造成電壓值的波動和偏移，界面態陷阱恢復和電子的逃逸也會造成電壓的降低，通常Cell電壓可近似為高斯分布。將Cell電壓與判斷電壓Vth(也稱閾值電壓)對比，從而可以確定其存儲的數據Level。

圖1是兩種相連存儲單元電壓分布示意圖，其中A是理想的相鄰兩個存儲單元的分布，兩個存儲單元的電壓不存在重疊情況，因此取缺省的判斷電壓Default Vref即可實現兩個存儲單元的數據判斷，不會存在相互影響。但是Nand Flash存儲的數據會受到相鄰Cell的干擾，滯留Retention特性的影響以及隨機噪聲干擾，造成電壓分布的偏移和展寬。當部分Cell電壓分布超出判斷電壓Vth范圍就會造成誤判，導致錯誤Bit數增加。B是相鄰兩個存儲單元存在交疊情況的分布；但是，當相鄰Level分布出現交疊時，單純的調整判斷電壓，不能判定交疊處的電壓分布。有針對性的偏移判斷電壓可以減少誤判，這是當前普遍的糾錯方法。

LDPC算法是一種循環迭代算法，其主要通過對每個bit進行可靠度(LogLikelihood Ratio)判斷，最終生成LUT表，從而對讀取錯誤的數據進行部分bit翻轉迭代糾錯的方式進行。其生成LUT表的過程中，所需要的中間信息稱為軟信息。LDPC算法糾錯過程中，其糾錯能力很大程度上取決于迭代過程中的bit可靠度(Log Likelihood Ratio，LLR)及由其生成的查找表(Look Up Table,LUT)，而這些信息來自于對HD(Hard Data)和對應軟信息(Soft Information，SD)的讀取的準確度。軟信息的獲取越準確，LLR越能反映相應bit的可靠度，LUT表越準確，從而LDPC糾錯能力得以提升。

發明內容

針對以上缺陷，本發明目的在于如何提高存在閥值電壓交疊情況的糾錯能力。

為了實現上述目的，本發明提供了一種固態硬盤提升LDPC糾錯能力的方法,其特征在于通過掃描法獲得同一個Cell的相鄰狀態的電壓分布交叉重疊數據,找到最優讀閾值電壓和最優軟信息soft data的讀閾值電壓,根據獲得的最優讀閥值電壓進一步獲得當前狀態的LLR和LUT表,采用前狀態的LLR和LUT表對錯誤數據進行糾錯處理；所述掃描法具體為:

步驟1:選取相鄰狀態的掃描區間[Vlow,Vup],并將其劃分為N個ΔV等分,即ΔV為掃描步長；