[發(fā)明專利]基于熔絲特性的改進的差分架構(gòu)OTP存儲單元及存儲器

在審

• 申請?zhí)枺?/td>: 201810258826.6
• 申請日: 2018-03-27
• 公開（公告）號: CN108305662A
• 公開（公告）日: 2018-07-20
• 發(fā)明（設(shè)計）人: 魯征浩;張立軍;王子歐;陳澤翔;李有忠;劉金陳
• 申請（專利權(quán)）人: 蘇州大學(xué)
• 主分類號: G11C17/16
• 分類號: G11C17/16;G11C7/06
• 代理公司: 蘇州翔遠專利代理事務(wù)所(普通合伙) 32251
• 代理人: 陸金星

1.一種基于熔絲特性的改進的差分架構(gòu)OTP存儲單元，其特征在于：包括呈差分對稱結(jié)構(gòu)的第一晶體管熔絲串聯(lián)型OTP存儲單元和第二晶體管熔絲串聯(lián)型OTP存儲單元，所述第一晶體管熔絲串聯(lián)型OTP存儲單元包括串聯(lián)的PMOS晶體管MP1和熔絲R1且熔絲R1的一端與PMOS晶體管MP1的漏極相連，所述第二晶體管熔絲串聯(lián)型OTP存儲單元包括PMOS晶體管MP2和熔絲R2且熔絲R2的一端與PMOS晶體管MP2的漏極相連，所述PMOS晶體管MP1和MP2的柵極作為存儲單元的兩根字線，所述PMOS晶體管MP1和MP2的源極作為存儲單元的兩根源線，所述熔絲R1和R2的另一端作為存儲單元的兩根位線，所述第一晶體管熔絲串聯(lián)型OTP存儲單元和第二晶體管熔絲串聯(lián)型OTP存儲單元上接源線SL控制電路模塊，所述第一晶體管熔絲串聯(lián)型OTP存儲單元和第二晶體管熔絲串聯(lián)型OTP存儲單元下接位線BL控制電路模塊和靈敏放大電路模塊；

還包括一跨接在兩根字線的公共端以及兩根源線的公共端之間的NBTI恢復(fù)電路。

2.根據(jù)權(quán)利要求1所述的基于熔絲特性的改進的差分架構(gòu)OTP存儲單元，其特征在于：所述NBTI恢復(fù)電路包括晶體管MM0、MM1、MM2和MM3以及反相器IV0和IV1，

所述晶體管MM0的源極連接GND，柵極連接使能信號EN，漏極連接存儲單元的兩根源線，襯底連接GND；

所述晶體管MM1的源極連接VDD，柵極連接控制信號ENB，漏極連接存儲單元的兩根字線，襯底連接VDD；

所述晶體管MM2的源極連接Vsg端，漏極連接存儲單元的兩根字線，柵極連接使能信號EN，襯底連接VDD；

所述晶體管MM3的預(yù)算及連接晶體管MM2的源極，漏極連接晶體管MM2的漏極，柵極連接反相器IV1的輸出端，襯底連接GND；

所述反相器IV0的輸入端連接使能信號EN，輸出端連接控制信號ENB；

所述反相器IV1的輸入端連接使能信號EN。

3.根據(jù)權(quán)利要求2所述的基于熔絲特性的改進的差分架構(gòu)OTP存儲單元，其特征在于：所述晶體管MM0和MM3為NMOS管，所述晶體管MM1和MM2為PMOS管。

4.根據(jù)權(quán)利要求1所述的基于熔絲特性的改進的差分架構(gòu)OTP存儲單元，其特征在于：所述源線SL控制電路模塊包括第一編譯碼電路，所述第一編譯碼電路通過地址信號控制，并提供電源；

所述位線BL控制電路放大模塊包括第二編譯碼電路，并提供電壓信號；

所述靈敏放大電路模塊用于讀取數(shù)據(jù)。

5.一種基于熔絲特性的改進的差分架構(gòu)OTP存儲器，其特征在于：其包括NBTI恢復(fù)電路、BUF電路以及復(fù)數(shù)個并列的存儲模塊，每個所述存儲模塊中包含復(fù)數(shù)個如權(quán)利要求1~4所述的存儲單元，所述NBTI恢復(fù)電路經(jīng)BUF電路分別跨接在各存儲單元的兩根字線的公共端以及兩根源線的公共端之間。