[發明專利]一種基于FPGA的信道模擬器及其模擬方法

在審

• 申請號: 201810252536.0
• 申請日: 2018-03-26
• 公開（公告）號: CN108809458A
• 公開（公告）日: 2018-11-13
• 發明（設計）人: 何怡剛;吳裕庭;程彤彤;黃源;隋永波;李兵;尹柏強;史露強;邵暉
• 申請（專利權）人: 上海聚星儀器有限公司;何怡剛
• 主分類號: H04B17/391
• 分類號: H04B17/391
• 代理公司: 長沙星耀專利事務所(普通合伙) 43205
• 代理人: 黃美玲;寧星耀

1.一種基于FPGA的信道模擬器，其特征在于：包括主機、基帶和中頻子系統、射頻子系統、時鐘和觸發子系統以及電源管理子系統；主機分別通過不同的以太網接口與基帶和中頻子系統、射頻子系統、時鐘和觸發子系統連接；時鐘和觸發子系統還與基帶和中頻子系統、射頻子系統連接；基帶和中頻子系統與射頻子系統連接；主機、基帶和中頻子系統、射頻子系統、時鐘和觸發子系統均與電源管理子系統連接；

所述主機提供人機界面和程控接口，根據用戶設置的信道模擬參數生成基帶和中頻子系統、射頻子系統以及時鐘和觸發子系統所需的參數，并通過以太網接口分別對基帶和中頻子系統、射頻子系統以及時鐘和觸發子系統進行配置，控制整個信道模擬器的運行；

所述基帶和中頻子系統是信道模擬器的核心，提供8通道輸入和8通道輸出的中頻接口，基帶和中頻子系統實現信道環境的實時模擬，產生模擬信道環境的中頻數字信號；同時，基帶和中頻子系統接收從射頻子系統輸入的中頻模擬信號，經模數轉化后，與模擬信道環境的中頻數字信號進行離散卷積，再經數模轉化后輸出，得到信道模擬后的中頻模擬信號；

所述射頻子系統是對外的信號輸入輸出接口，提供8通道上變頻和8通道下變頻功能；所述射頻子系統對輸入的多組模擬信號即射頻信號分別進行下變頻，轉換為中頻模擬信號后輸出至基帶和中頻子系統；并接收基帶和中頻子系統進行信道模擬后的中頻模擬信號，進行上變頻后輸出，得到最終的模擬信號；

所述時鐘和觸發子系統是整個信道模擬器的時鐘基準，提供射頻子系統的參考時鐘，并提供多路同步的采樣時鐘和觸發信號來控制多個基帶和中頻收發模塊之間的同步操作，以確保多個模塊之間的信號節拍和時延一致；

所述電源管理子系統為信道模擬器的各子系統供電，并實現不同子系統的上電時序控制。

2.如權利要求1所述的基于FPGA的信道模擬器，其特征在于：所述基帶和中頻子系統包括嵌入式控制器、嵌入式存儲陣列和4個相同結構的基帶和中頻收發模塊，4個相同結構的基帶和中頻收發模塊即為第一基帶和中頻收發模塊、第二基帶和中頻收發模塊、第三基帶和中頻收發模塊、第四基帶和中頻收發模塊；所述基帶和中頻子系統采用軟件無線電架構，在PXI-E總線下以模塊儀器的技術路線實現；

所述嵌入式控制器，其功能主要有接收和識別來自主機的命令數據，控制PXI-E總線的工作狀態、數據緩沖和差錯控制；

所述嵌入式存儲陣列用于存儲來自PXI-E總線的數據信息，能夠防止在發生事故時信息的丟失；

所述第一基帶和中頻收發模塊、第二基帶和中頻收發模塊、第三基帶和中頻收發模塊和第四基帶和中頻收發模塊具有相同的硬件結構，每一個基帶和中頻收發模塊通過ADC/DAC提供2個中頻接收通道和2個中頻發生通道，中頻接收通道的對外接口即為中頻接收接口，中頻發生通道的對外接口即為中頻發送接口，基帶和中頻子系統支持 4個基帶和中頻收發模塊同時使用，即提供高達8通道中頻輸入和8通道中頻輸出；每一個基帶和中頻收發塊都是以一塊FPGA芯片為核心，通過FPGA夾層卡接口連接到ADC/DAC前端，通過 PXI-E 連接器連接至 PXI-E總線背板，并通過 Aurora光纖接口實現模塊間高速互連；FPGA接收通過主機設定的參數，在FPGA上實現信道環境的實時模擬，得到模擬信道環境的中頻數字信號；并將模擬信道環境的中頻數字信號和從射頻子系統傳輸至FPGA的中頻數字信號進行離散卷積運算后再經數模轉換輸出到相應的中頻發送接口。

3.如權利要求1或2所述的基于FPGA的信道模擬器，其特征在于：所述射頻子系統包括本振模塊、第一下變頻模塊、第二下變頻模塊 、第一上變頻模塊和第二上變頻模塊；

所述本振模塊獨立于所述上下變頻模塊，能夠提供每一級變頻的本振輸出，并且每一級本振有多個同相位的輸出端口；

每個下變頻模塊提供4個下變頻通道，所述下變頻通道的對外接口即為射頻輸入接口；每個上變頻模塊提供4個上變頻通道，所述上變頻通道的對外接口即為射頻輸出接口。

4.如權利要求1-3任一項所述基于FPGA的信道模擬器的模擬方法為，其特征在于：從射頻輸入接口輸入的多組模擬信號S1，經過射頻子系統進行下變頻后，輸出中頻模擬信號S2；中頻模擬信號S2再通過中頻接收接口傳入基帶和中頻子系統，經過ADC 處理得到中頻數字信號S3；用戶通過主機的人機界面和程控接口進行參數配置，配置的參數從主機經基帶和中頻子系統的嵌入式控制器傳入基帶和中頻收發模塊，再經過基帶和中頻收發模塊的FPGA進行插值運算，在基帶和中頻子系統中產生模擬信道環境的中頻數字信號a；中頻數字信號S3和中頻數字信號a在基帶和中頻收發模塊的FPGA上進行離散卷積運算后得到中頻數字信號S4；中頻數字信號S4經過DAC處理從中頻發送接口傳出，得到中頻模擬信號S5；中頻模擬信號S5傳輸到射頻子系統中，再經過上變頻模塊的上變頻，從射頻輸出接口傳出，從而得到最終的模擬信號S6。