[發明專利]反相器鉗位的靈敏放大器電路

有效

• 申請號: 201810251693.X
• 申請日: 2018-03-26
• 公開（公告）號: CN108389598B
• 公開（公告）日: 2020-09-29
• 發明（設計）人: 劉芳芳;邵博聞
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

本發明公開了一種反相器鉗位的靈敏放大器電路，第一、二PMOS晶體管的源極與電源電壓端相連接，第一PMOS晶體管的柵極和漏極與第二PMOS晶體管的柵極、第一NMOS晶體管的漏極相連接；第一NMOS晶體管的源極與第一壓控電流源的正端、第一電容的一端相連接；第二PMOS晶體管的漏極與第一比較器的反向輸入端、第二NMOS晶體管的漏極相連接；第二NMOS晶體管的源極與第二壓控電流源的正端、第二電容的一端相連接；第一、二壓控電流源的負端和第一、二電容的另一端接地；第一、二NMOS晶體管的柵極輸入反饋電壓；第一比較器的正向輸入端輸入參考電壓VREF，其輸出端作為電路的輸出端。本發明能夠增加讀裕量。

技術領域

本發明涉及半導體集成電路領域，特別是涉及一種反相器鉗位的靈敏放大器(SA)電路。

背景技術

靈敏放大器應用于NVM Memory(非易失性存儲器)讀電路。一般的SA電路應用反相器作為讀模式下BL(漏極)的鉗位反饋電路。

參見圖1所示，現有的反相器鉗位的靈敏放大器電路，由四個PMOS晶體管MP0～MP3、兩個NMOS晶體管MN0、MN1，兩個反相器FB1、FB2，兩個電容C1、C2，兩個壓控電流源VD0、VD1，一個比較器CMP1組成。

PMOS晶體管MP0～MP3的源極與電源電壓端VDD相連接，PMOS晶體管MP0的漏極與PMOS晶體管MP1的漏極和柵極、PMOS晶體管MP2的柵極、NMOS晶體管MN0的漏極相連接，其連接的節點記為VE。NMOS晶體管MN0的源極與反相器FB1的輸入端、壓控電流源VD0的正端和電容C1的一端相連接；壓控電流源VD0的負端和電容C1的另一端接地GND。反相器FB1的輸出端與NMOS晶體管MN0的柵極相連接。

PMOS晶體管MP2的漏極與PMOS晶體管MP3的漏極、NMOS晶體管MN1的漏極、比較器CMP1的反向輸入端相連接，其連接的節點記為VF。

NMOS晶體管MN1的源極與反相器FB2的輸入端、壓控電流源VD1的正端和電容C2的一端相連接；壓控電流源VD1的負端和電容C2的另一端接地GND。反相器FB2的輸出端與NMOS晶體管MN1的柵極相連接。

比較器CMP1的正向輸入端輸入參考電壓VREF，其輸出端作為電路的輸出端SOUT。

PMOS晶體管MP0、MP3的柵極輸入準備信號PREB。

上述靈敏放大器鉗位電路的工作原理是：

電路工作在電源電壓VDD范圍較大的1.7V～5.5V之間；在穩定后的節點VE端的電壓下，參考存儲單元CKDY提供大電流(相當于0”單元)與存儲單元CCDY的電流進行比較。參考存儲單元CKDY在圖1中由電容C1和壓控電流源VD0構成，存儲單元CCDY由電容C2和壓控電流源VD1構成。

讀“0”單元時，節點VF電壓為高電平；讀“1”單元時，節點VF電壓為低電平。

如圖1所示，這種傳統的反相器鉗位的靈敏放大器電路中為將壓控電流源VD0、VD1穩定在1.2V左右，一般會用一個反相器作為反饋電路，如圖1中的反相器FB1、FB2。

上述反相器鉗位的靈敏放大器電路存在的缺點是：隨著溫度電壓和工藝的變化，反饋電壓范圍會變大，導致讀的裕量變小

上述反相器鉗位的靈敏放大器電路的波形圖參見圖2所示。

發明內容

本發明要解決的技術問題是提供一種反相器鉗位的靈敏放大器電路，能夠增加讀裕量。

為解決上述技術問題，本發明的反相器鉗位的靈敏放大器電路，由兩個PMOS晶體管、兩個NMOS晶體管、兩個壓控電流源、兩個電容、一個比較器組成；