[發明專利]一種電源噪聲非敏感的電流鏡電路、芯片及通信終端

有效

• 申請號: 201810243040.7
• 申請日: 2018-03-23
• 公開（公告）號: CN108319324B
• 公開（公告）日: 2020-06-30
• 發明（設計）人: 林升;白云芳
• 申請（專利權）人: 上海唯捷創芯電子技術有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 北京汲智翼成知識產權代理事務所(普通合伙) 11381
• 代理人: 陳曦;董燁飛

1.一種電源噪聲非敏感的電流鏡電路，其特征在于包括輸入電流單元，所述輸入電流單元并聯一個輸出電流單元；

所述輸入電流單元包括第一PMOS晶體管、第二PMOS晶體管和第一NMOS晶體管；所述第一PMOS晶體管與所述第二PMOS晶體管的源極分別連接電源，所述第一PMOS晶體管的柵極和漏極連接，并連接到偏置電流源上，所述第一PMOS晶體管與所述第二PMOS晶體管的柵極連在一起組成所述輸入電流單元的P型柵極電壓端；所述第二PMOS晶體管的漏極與所述第一NMOS晶體管的漏極連接，所述第一NMOS晶體管的漏極和柵極連接在一起組成所述輸入電流單元的N型柵極電壓端，所述N型柵極電壓端與輸入電路連接，所述第一NMOS晶體管的源極接地；

根據預先設置所述輸入電流單元的輸入電流和所述輸出電流單元輸出的與所述輸入電流對應的鏡像電流的比值，通過所述輸入電流單元控制所述輸出電流單元輸出與所述輸入電流對應的鏡像電流，并消除所述鏡像電流中由電源噪聲引入的噪聲電流成分；

每個所述輸出電流單元輸出的鏡像電流部分或全部并聯流入輸出電路中，使得流入所述輸出電路中的總的鏡像電流是所述輸入電流n倍，n為正整數。

2.一種電源噪聲非敏感的電流鏡電路，其特征在于包括輸入電流單元，所述輸入電流單元并聯多個輸出電流單元；

根據預先設置所述輸入電流單元的輸入電流和所述輸出電流單元輸出的與所述輸入電流對應的鏡像電流的比值，通過所述輸入電流單元控制所述輸出電流單元輸出與所述輸入電流對應的鏡像電流，并消除所述鏡像電流中由電源噪聲引入的噪聲電流成分；

所述輸入電流單元包括第一PMOS晶體管、第二PMOS晶體管和第一NMOS晶體管；所述第一PMOS晶體管與所述第二PMOS晶體管的源極分別連接電源，所述第一PMOS晶體管的柵極和漏極連接，并連接到偏置電流源上，所述第一PMOS晶體管與所述第二PMOS晶體管的柵極連在一起組成所述輸入電流單元的P型柵極電壓端；所述第二PMOS晶體管的漏極與所述第一NMOS晶體管的漏極連接，所述第一NMOS晶體管的漏極和柵極連接在一起組成所述輸入電流單元的N型柵極電壓端，所述N型柵極電壓端與輸入電路連接，所述第一NMOS晶體管的源極接地；

每個所述輸出電流單元輸出的鏡像電流部分或全部并聯流入輸出電路中，使得流入所述輸出電路中的總的鏡像電流是所述輸入電流n倍，n為正整數。

3.如權利要求1或2所述的電源噪聲非敏感的電流鏡電路，其特征在于：

所述輸出電流單元包括第三PMOS晶體管和第二NMOS晶體管；所述第三PMOS晶體管的源極連接電源，所述第三PMOS晶體管的漏極分別與所述第二NMOS晶體管的漏極和所述輸出電路連接，所述第三PMOS晶體管的柵極為所述輸出電流單元的P型柵極電壓端；所述第二NMOS晶體管的源極接地，所述第二NMOS晶體管的柵極為所述輸出電流單元的N型柵極電壓端；所述輸出電流單元的P型柵極電壓端與所述輸入電流單元的P型柵極電壓端連接，所述輸出電流單元的N型柵極電壓端與所述輸入電流單元的N型柵極電壓端連接。

4.如權利要求3所述的電源噪聲非敏感的電流鏡電路，其特征在于：

所述輸入電流單元中的NMOS晶體管的尺寸比例與所述輸出電流單元中的NMOS晶體管的尺寸比例相同，所述輸入電流單元中的PMOS晶體管的尺寸比例與所述輸出電流單元中的PMOS晶體管的尺寸比例相同。