[發明專利]I/O設備訪問內存的方法、裝置及設備

有效

• 申請號: 201810240206.X
• 申請日: 2018-03-22
• 公開（公告）號: CN110297787B
• 公開（公告）日: 2021-06-01
• 發明（設計）人: 李鵬;曾露
• 申請（專利權）人: 龍芯中科技術股份有限公司
• 主分類號: G06F13/20
• 分類號: G06F13/20;G06F13/28
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 張子青;劉芳

本發明提供一種I/O設備訪問內存的方法、裝置及設備。本發明的方法通過計算在I/O訪存寫請求對應的I/O數據被寫入Cache到被讀取的時間段內CPU訪存請求的最大命中路數，根據所述最大命中路數更新Cache中I/O數據可用路數，使更新后I/O數據可用路數等于Cache總路數與所述最大命中路數的差值；根據所述Cache中I/O數據可用路數，進行I/O訪存處理，實時地根據CPU對Cache的使用情況，動態地調整I/O數據在Cache中占用的空間，從而可以在不影響CPU性能的前提下，提高I/O訪存性能，從而進一步提升了處理器的整體性能，提高了Cache的空間利用率。

技術領域

本發明涉及處理器領域，尤其涉及一種I/O設備訪問內存的方法、裝置及設備。

背景技術

隨著微處理器技術的飛速發展，微處理器的集成度越來越高，微處理器的計算能力有了很大的提高，I/O設備的訪存性能成為限制處理器的性能提升的瓶頸。

傳統的I/O設備訪問內存通常采用直接內存訪問(direct memory access，簡稱DMA)方式、或者直接高速緩存訪問(direct Cache access，簡稱DCA)方式，其中DMA方式允許I/O設備直接讀寫內存，以降低處理器核在I/O數據搬運過程中的參與程度；DCA方式則是為了提高I/O設備的訪存性能，允許I/O設備直接讀寫高速緩沖存儲器(Cache)。DCA方式雖然會提高I/O設備的訪存性能，但是將I/O數據直接寫入高速緩沖存儲器會造成I/O數據對Cache的污染，使得對其他處理器進程產生嚴重的影響。因此，為了減少I/O數據對Cache的污染，出現了基于劃分的DMA緩存(Partition-Based DMA Cache，簡稱PBDC)方式，通過將Cache的靜態劃分成分別用于存儲I/O數據和處理器數據的兩個區域，使得I/O數據和處理器數據分開，從而達到減少Cache污染的目的。

但是，PBDC方式需要對Cache結構和一致性協議進行較為明顯的改動，實現的復雜度較高；而且由于I/O訪存多樣性，如果Cache中為I/O數據分配的可用空間過少，會使I/O的Cache空間不足，Cache中的I/O數據還未被使用就發生替換，導致處理器整體性能下降嚴重；如果Cache中為I/O數據分配的可用空間過多，又會影響其他程序的性能，同樣會導致處理器整體性能的下降。

發明內容

本發明提供一種I/O設備訪問內存的方法、裝置及設備，用以解決現有的訪存方法中由于I/O訪存多樣性，如果Cache中為I/O數據分配的可用空間過少，會使I/O的Cache空間不足，Cache中的I/O數據還未被使用就發生替換，導致處理器整體性能下降嚴重；如果Cache中為I/O數據分配的可用空間過多，又會影響其他程序的性能，同樣會導致處理器整體性能的下降的問題。

本發明的一個方面是提供一種I/O設備訪問內存的方法，包括：

接收I/O訪存寫請求，計算在所述I/O訪存寫請求對應的I/O數據被寫入高速緩沖存儲器Cache到被讀取的時間段內CPU訪存請求的最大命中路數；

根據所述最大命中路數，更新Cache中I/O數據可用路數，使得更新后I/O數據可用路數等于Cache總路數與所述最大命中路數的差值；

根據所述Cache中I/O數據可用路數，進行I/O訪存處理。

本發明的另一個方面是提供一種I/O設備訪問內存的裝置，包括：

第一計算模塊，用于接收I/O訪存寫請求，計算在所述I/O訪存寫請求對應的I/O數據被寫入高速緩沖存儲器Cache到被讀取的時間段內CPU訪存請求的最大命中路數；

更新模塊，用于根據所述最大命中路數，更新Cache中I/O數據可用路數，使得更新后I/O數據可用路數等于Cache總路數與所述最大命中路數的差值；

訪存處理模塊，用于根據所述Cache中I/O數據可用路數，進行I/O訪存處理。