[發明專利]處理器的安全控制方法、裝置及系統

有效

• 申請號: 201810239220.8
• 申請日: 2018-03-21
• 公開（公告）號: CN108710809B
• 公開（公告）日: 2022-08-09
• 發明（設計）人: 劉雷波;羅奧;尹首一;魏少軍
• 申請（專利權）人: 清華大學
• 主分類號: G06F21/74
• 分類號: G06F21/74
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周天宇

本發明提供了一種處理器的安全控制方法、裝置及系統。該方法包括：響應于滿足預設條件，控制處理器進入防護模式；當處理器處于防護模式時，對處理器執行的計時指令進行加擾處理，以改變計時指令的返回值。根據本發明實施例的方法，降低了基于時間信息的攻擊方式的有效性，進而提升了處理器的安全性。

技術領域

本發明涉及一種處理器的安全控制方法、安全控制裝置及系統。

背景技術

目前，處理器通過在流水線各個階段同時執行不同的任務來提高處理能力。為了讓這個流水線機制更加高效，現代處理器又引入了分支預測和亂序執行機制，從而更高效地進行運算。其中，分支預測主要用于解決在跳轉分支完全確定前，通過預測執行目標地址的代碼來提高執行效率。如果預測失敗，流水線會放棄預測錯誤的代碼并回滾處理器的狀態。而亂序執行則通過將代碼的執行順序打亂來提高并行執行能力。這些處理器優化技術對于現代處理器的性能有很大的幫助。但是近期安全研究者發現，現代處理器架構的這些功能可能會導致安全風險，可以被攻擊者利用在特定情況下進行攻擊。

發明內容

本發明的一個方面提供了一種處理器的安全控制方法，包括：響應于滿足預設條件，控制所述處理器進入防護模式，以及當所述處理器處于防護模式時，對所述處理器執行的計時指令進行加擾處理，以改變所述計時指令的返回值。

可選地，上述對所述處理器執行的計時指令進行加擾處理，包括：在虛擬機系統下執行所述計時指令時，控制所述處理器進入物理機系統，在所述物理機系統下對所述計時指令進行加擾處理，并向所述虛擬機系統返回加擾處理后的返回值。

可選地，上述在虛擬機系統下執行所述計時指令時，控制所述處理器進入物理機系統，包括：對特定計時指令設置指令陷阱，在執行所述特定計時指令時，所述指令陷阱觸發所述處理器進入所述物理機系統。

可選地，上述對所述處理器執行的計時指令進行加擾處理，以改變所述計時指令的返回值，包括：改變所述計時指令讀取的數值，以改變所述計時指令的返回值。

可選地，上述改變所述計時指令讀取的數值，包括：在所述計時指令讀取的數值上增加或者減小一隨機值，或者以隨機值替換所述計時指令讀取的數值。

可選地，上述響應于滿足預設條件，控制所述處理器進入防護模式，包括：在所述處理器中設置硬件開關，響應于所述硬件開關開啟控制所述處理器進入防護模式。

可選地，上述響應于滿足預設條件，控制所述處理器進入防護模式，包括：當前運行環境的安全性要求高于閾值時，控制所述處理器進入防護模式，和/或響應于特定的用戶操作，控制所述處理器進入防護模式，和/或響應于進入高訪問權限模式，控制所述處理器進入防護模式。

可選地，上述計時指令為高精度計時指令。

本發明的另一個方面提供了一種處理器的安全控制裝置，其特征在于，包括控制模塊和加擾模塊。其中，控制模塊響應于滿足預設條件，控制所述處理器進入防護模式。加擾模塊當所述處理器處于防護模式時，對所述處理器執行的計時指令進行加擾處理，以改變所述計時指令的返回值。

可選地，上述對所述處理器執行的計時指令進行加擾處理，包括：在虛擬機系統下執行所述計時指令時，控制所述處理器進入物理機系統，在所述物理機系統下對所述計時指令進行加擾處理，并向所述虛擬機系統返回加擾處理后的返回值。

可選地，上述在虛擬機系統下執行所述計時指令時，控制所述處理器進入物理機系統，包括：對特定計時指令設置指令陷阱，在執行所述特定計時指令時，所述指令陷阱觸發所述處理器進入所述物理機系統。

可選地，上述對所述處理器執行的計時指令進行加擾處理，以改變所述計時指令的返回值，包括：改變所述計時指令讀取的數值，以改變所述計時指令的返回值。