[發明專利]用于極小節距集成電路測試的設備和構造方法

在審

• 申請號: 201810236412.3
• 申請日: 2018-03-21
• 公開（公告）號: CN108630562A
• 公開（公告）日: 2018-10-09
• 發明（設計）人: M·雅各布斯
• 申請（專利權）人: 馬維爾國際貿易有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 酆迅;呂世磊

1.一種用于測試集成電路(IC)裸片的方法，所述方法包括：

將IC裸片與探針卡對準，所述探針卡包括：

襯底，所述襯底由一個或多個重分布層(RDL)制作并且具有在所述襯底的頂表面處的多個互連點；

多個豎直互連通路(過孔)柱，每個過孔柱被附接在所述襯底的底表面處，并且通過被布線穿過所述襯底的導電跡線電連接到所述頂表面處的相應互連點；

在所述襯底的所述頂表面上的襯底支撐材料，所述襯底支撐材料圍繞每個互連點的周界并且暴露每個互連點；以及

圍繞所述多個過孔柱的保護性材料，所述保護性材料被填充以使得所述多個過孔柱的基部由所述保護性材料保護，并且所述多個過孔柱的尖端保持被暴露；

將所述IC裸片接合到所述探針卡，所述接合使得所述多個過孔柱的所述尖端與所述IC裸片的相應測試接觸點進行電接觸；以及

測試所述IC裸片，所述測試使得信號通過所述探針卡的所述多個過孔柱和所述襯底被傳達到所述IC裸片或從所述IC裸片被傳達。

2.根據權利要求1所述的方法，其中，將所述IC裸片與所述探針卡對準是由晶片探測器使用視覺識別并且執行最佳擬合對準算法來執行的。

3.根據權利要求1所述的方法，其中，將所述IC裸片接合到所述探針卡是由晶片探測器的臺執行的。

4.根據權利要求1所述的方法，其中，測試所述IC裸片包括老化/應力測試、功能性測試或參數測試。

5.根據權利要求1所述的方法，其中，所述方法在實驗室環境中手動地被執行。

6.一種用于制作導電裝置的方法，所述方法包括：

將多個豎直互連通路(過孔)柱制作到一定厚度的載體材料中，其中每個過孔柱：

正交地從所述載體材料的表面穿入所述載體材料中至小于所述載體材料的厚度的深度；

被電隔離；并且

是導電的；

在所述載體材料的頂表面上沉積一個或多個重分布層(RDL)的襯底，所述RDL包括多個導電跡線，每個跡線從所述襯底的底表面被布線到所述襯底的頂表面，每個跡線電連接到所述襯底的頂表面處的相應互連件；

在所述襯底的頂表面上沉積襯底支撐材料，所述襯底支撐材料圍繞每個互連點的周界并且暴露每個互連點；

通過去除所述載體材料的至少一部分來使所述多個過孔柱露出；并且

在所述多個過孔柱周圍填充保護性材料，所述保護性材料被填充以使得所述過孔柱的基部由所述保護性材料保護并且所述過孔柱的尖端保持被暴露。

7.根據權利要求6所述的方法，其中，制作所述多個過孔柱依賴于干法蝕刻、濕法蝕刻或激光鉆孔工藝。

8.根據權利要求6所述的方法，其中，制作所述多個過孔柱依賴于化學氣相沉積(CVD)或物理氣相沉積(PVD)工藝。

9.根據權利要求6所述的方法，其中，沉積所述一個或多個RDL的所述襯底依賴于濺射或鍍制工藝。

10.根據權利要求6所述的方法，其中，將所述襯底支撐材料沉積在所述頂表面上依賴于液體分配工藝。

11.根據權利要求6所述的方法，其中，使所述多個過孔柱露出依賴于各向同性蝕刻工藝。

12.根據權利要求6所述的方法，其中，使所述多個過孔柱露出依賴于至少一種光刻和顯影操作與干法蝕刻或濕法蝕刻工藝的組合。

13.根據權利要求6所述的方法，其中，填充所述保護性材料依賴于液體分配工藝。