[發(fā)明專利]用于將修改后的數(shù)據(jù)從易失性存儲器清除到持久性第二存儲器的裝置、系統(tǒng)和方法在審
| 申請?zhí)枺?/td> | 201810234420.4 | 申請日： | 2018-03-21 |
| 公開（公告）號： | CN108628783A | 公開（公告）日： | 2018-10-09 |
| 發(fā)明（設(shè)計）人： | J.凌;R.阿加瓦爾;D.劉;W.陳 | 申請（專利權(quán)）人： | 英特爾公司 |
| 主分類號： | G06F13/28 | 分類號： | G06F13/28 |
| 代理公司： | 中國專利代理(香港)有限公司 72001 | 代理人： | 李雪娜;楊美靈 |
| 地址： | 美國加利*** | 國省代碼： | 美國;US |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 控制器 第二存儲器 存儲器 存儲器控制器 功率控制單元 持久性 讀取 易失性存儲器 存儲器讀取 讀取地址 發(fā)送信號 范圍讀取 數(shù)據(jù)傳輸 響應(yīng) 耦合到 調(diào)用 | ||
1.一種用于將修改后的數(shù)據(jù)從易失性第一存儲器清除到持久性第二存儲器的裝置，所述裝置與第一存儲器、第二存儲器、處理器和功率控制單元進(jìn)行通信，所述裝置包括：
第一存儲器控制器，其耦合到第一存儲器并且包括至少一個可靠性、可用性和可服務(wù)性（RAS）控制器，其中每個RAS控制器讀取第一存儲器中的地址范圍；以及
第二存儲器控制器，其耦合到第二存儲器，所述第二存儲器包括非易失性存儲器；
其中第一存儲器控制器和第二存儲器控制器操作以：
響應(yīng)于第一存儲器控制器從功率控制單元接收到命令，調(diào)用至少一個RAS控制器以從第一存儲器從針對RAS控制器指定的至少一個地址范圍讀取數(shù)據(jù)；
由第二存儲器控制器確定從第一存儲器讀取的數(shù)據(jù)是否包括修改后的數(shù)據(jù)；
由第二存儲器控制器將確定為修改后的從第一存儲器讀取的數(shù)據(jù)傳輸?shù)降诙鎯ζ鳎灰约?/p>
響應(yīng)于RAS控制器完成讀取地址范圍中的數(shù)據(jù)，由第一存儲器控制器向功率控制單元發(fā)送信號以指示，針對RAS控制器指定的地址范圍中的修改后的數(shù)據(jù)被清除到第二存儲器。
2.根據(jù)權(quán)利要求1所述的裝置，其中第二存儲器控制器還要丟棄由RAS控制器從第一存儲器讀取的數(shù)據(jù)而不傳輸?shù)降诙鎯ζ鳎鰯?shù)據(jù)不包括修改后的數(shù)據(jù)。
3.根據(jù)權(quán)利要求1所述的裝置，所述裝置耦合到電池，其中電池供應(yīng)功率給第一存儲器控制器和第二存儲器控制器，而至少一個RAS控制器從所述地址范圍讀取數(shù)據(jù)直到RAS控制器已經(jīng)從所述地址范圍讀取所有數(shù)據(jù)，并且第二存儲器控制器已經(jīng)將由至少一個RAS控制器讀取的修改后的數(shù)據(jù)傳輸?shù)降诙鎯ζ鳌?/p>
4.根據(jù)權(quán)利要求1所述的裝置，其中第一存儲器包括多個存儲器管芯，其中，至少一個RAS控制器包括多個RAS控制器，每一個與在到存儲器管芯中的至少一個的至少一個存儲器通道中的地址范圍相關(guān)聯(lián)，其中，每個RAS控制器接收命令并且作為響應(yīng)讀取RAS控制器的地址范圍處的數(shù)據(jù)，并且其中每個RAS控制器響應(yīng)于讀取所有地址范圍中的數(shù)據(jù)而發(fā)送信號以通知功率控制單元：針對RAS控制器的地址范圍中的修改后的數(shù)據(jù)被清除。
5.根據(jù)權(quán)利要求1所述的裝置，其中至少一個RAS控制器被配置為具有在初始化期間來自初始化固件的針對RAS控制器指定的地址范圍。
6.根據(jù)權(quán)利要求1所述的裝置，其中響應(yīng)于所述命令，第一存儲器控制器將所有未決寫入數(shù)據(jù)排出到第一存儲器，并且其中至少一個RAS控制器響應(yīng)于第一存儲器控制器將所有未決寫入數(shù)據(jù)排出到第一存儲器而從所述地址范圍讀取數(shù)據(jù)。
7.根據(jù)權(quán)利要求1所述的裝置，其中功率控制單元響應(yīng)于從至少一個RAS控制器中的每一個接收到信號而發(fā)起針對處理器的斷電操作，所述信號指示針對RAS控制器指定的地址范圍處的任何修改后的數(shù)據(jù)被讀取。
8.根據(jù)權(quán)利要求1所述的裝置，其中所述至少一個RAS控制器還要：
在接收到來自功率控制單元的命令之前，在正常操作模式下操作以持續(xù)地讀取在針對RAS控制器指定的至少一個地址范圍的每一個處的數(shù)據(jù)，以對所讀取的數(shù)據(jù)執(zhí)行錯誤校正并且寫回到第一存儲器；以及
終止針對所述命令的正常操作模式。
9.根據(jù)權(quán)利要求1所述的裝置，其中第一存儲器提供對第二存儲器的高速緩存，其中在正常操作模式期間，第二存儲器控制器接收對第二存儲器中的所請求的數(shù)據(jù)的直接存儲器請求并且確定所請求的數(shù)據(jù)是否被高速緩存在第一存儲器中，其中從第一存儲器返回第一存儲器中的所讀取的所請求的數(shù)據(jù)，并且其中響應(yīng)于寫入請求，寫入數(shù)據(jù)被寫入第一存儲器。
10.根據(jù)權(quán)利要求1-10中任一項所述的裝置，其中第一存儲器包括動態(tài)隨機存取存儲器（DRAM），并且其中第二存儲器包括非易失性存儲器設(shè)備。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司，未經(jīng)英特爾公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810234420.4/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
