[發明專利]用于識別接線拓撲結構的方法和裝置

在審

• 申請號: 201810232124.0
• 申請日: 2018-03-21
• 公開（公告）號: CN108804737A
• 公開（公告）日: 2018-11-13
• 發明（設計）人: D·盧貝雷;M·施倫格;H·卡爾特
• 申請（專利權）人: 帝斯貝思數字信號處理和控制工程有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 張立國

本發明涉及一種用于識別至少兩個FPGA之間的接線拓撲結構的方法，其中，第一FPGA包括多個接口引腳、尤其是第一接口引腳；第二FPGA包括多個接口引腳、尤其是第二接口引腳；多條線路將第一FPGA的接口引腳中的至少一部分與第二FPGA的接口引腳中的至少一部分連接；在第一接口引腳上存在第一驅動器；在第二接口引腳上實現第一接收寄存器；在第一驅動器上實現第一發送寄存器；由發送寄存器定義由第一驅動器輸出的信號；通過第一激活信號激活第一驅動器；第一驅動器發出第一信號；借助第一接收寄存器讀取第一信號在第二接口引腳上是否被接收；當第一驅動器的第一信號在第二接口引腳上被接收時，將第二接口引腳配置給第一接口引腳。本發明還涉及一種相應的裝置。

技術領域

本發明涉及用于識別至少兩個FPGA之間的接線拓撲結構的一種方法和一種裝置。

背景技術

由dSPACE公司2017年的產品目錄第451頁關于DS5203已知通過32位寬的總線進行FPGA相互通信。

現有技術的缺點是，對通信所需的線路是否正確接線并且是否功能正常的檢查是非常復雜的。錯誤的接線可能引起通信錯誤亦或引起對FPGA的干擾。

發明內容

在此背景下，本發明的任務在于給出一種方法和一種裝置，其進一步發展現有技術。

該任務通過一種具有如下按照本發明的特征的方法來解決。

本發明的主題是一種用于識別至少兩個FPGA之間的接線拓撲結構的方法，其中：第一FPGA包括多個接口引腳、尤其是包括第一接口引腳；第二FPGA包括多個接口引腳、尤其是包括第二接口引腳；多條線路將第一FPGA的接口引腳中的至少一部分接口引腳與第二FPGA的接口引腳中的至少一部分接口引腳連接；在第一接口引腳上存在第一驅動器；在第二接口引腳上實現第一接收寄存器；在第一驅動器上實現第一發送寄存器；由發送寄存器定義由第一驅動器輸出的信號；通過第一激活信號來激活第一驅動器；第一驅動器發出第一信號；借助第一接收寄存器讀取所述第一信號在第二接口引腳上是否被接收；當第一驅動器的信號在第二接口引腳上被接收時，將所述第二接口引腳配置給所述第一接口引腳。

要注意的是，所述方法也能夠被多次實施用于所述兩個FPGA的不同引腳之間的連接。同樣地，所述方法可以附加地在第一FPGA的一個或多個引腳與第三FPGA的一個或多個引腳之間實施。可以規定，在多個接口引腳上接收第一驅動器的信號，然后將所有的接收第一驅動器的信號的接口引腳配置給第一接口引腳。

在一個FPGA中，典型地對于每個接口引腳存在一個IO驅動器。這樣的IO驅動器在圖1中示出并且之后要更準確地說明。

按照本發明，存在于第二接口引腳上的讀取驅動器的輸出端與第一接收寄存器的輸入端連接。按照本發明，第一發送寄存器的輸出端與第一驅動器的寫入驅動器的輸入信號連接。

可以保存第二接口引腳與第一接口引腳的配置或可以將所述配置直接輸出給用戶。例如可以以表格、數據庫的形式或以文件(Datei)或信息結構的其它形式實現保存。可以以圖形的或文字的監視器輸出的形式或以打印輸出(Ausdruck)的形式實現輸出。

按照本發明的方法的優點是：通過所述配置直接顯而易見是，在第一接口引腳與第二接口引腳之間存在起作用的連接。因此不需要手動檢查。不僅檢查在第一接口引腳與第二接口引腳之間是否存在連接，而且也檢查所述連接是否正確地起作用。由此，也能夠識別出用肉眼不可見的連接損壞。

所述第一信號也可以是一序列的信號值。通過檢查已知序列的信號值是否正確地經由所述連接被傳輸，能夠避免所發出的和所接收的信號的隨機一致性。

在一種實施方式中，在第一驅動器上實現第一激活寄存器，其中，所述第一激活寄存器將第一激活信號提供給驅動器。

在該實施方式中，不是將所述激活信號直接發送給驅動器，而是將所述激活信號緩存在激活寄存器中。