[發(fā)明專利]一種自動(dòng)調(diào)節(jié)精度的延遲鎖相環(huán)及其調(diào)節(jié)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810230905.6
• 申請(qǐng)日: 2018-03-20
• 公開(kāi)（公告）號(hào): CN108521277B
• 公開(kāi)（公告）日: 2021-11-19
• 發(fā)明（設(shè)計(jì)）人: 曾夕;董林妹;袁慶;嚴(yán)慧婕;李志芳
• 申請(qǐng)（專利權(quán)）人: 上海集成電路研發(fā)中心有限公司;成都微光集電科技有限公司
• 主分類號(hào): H03L7/081
• 分類號(hào): H03L7/081;H03L7/085
• 代理公司: 上海天辰知識(shí)產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 31275
• 代理人: 吳世華;陳慧弘

本發(fā)明公開(kāi)了一種自動(dòng)調(diào)節(jié)精度的延遲鎖相環(huán)，包括相位檢測(cè)模塊、延遲模塊、控制模塊和選擇模塊；所述相位檢測(cè)模塊的2個(gè)輸入端口分別連接參考時(shí)鐘和反饋時(shí)鐘，相位狀態(tài)輸出端口連接所述控制模塊的輸入端口；所述控制模塊的輸出端口連接所述選擇模塊的輸入端口Ⅰ；所述延遲模塊的輸入端口連接所述參考時(shí)鐘，所述延遲模塊的輸出端口連接所述選擇模塊的輸入端口Ⅱ；所述選擇模塊的輸出端口輸出選擇后的時(shí)鐘；其中，所述相位檢測(cè)模塊包括相位檢測(cè)單元、存儲(chǔ)單元、判斷單元和相位控制單元。本發(fā)明提供的一種自動(dòng)調(diào)節(jié)精度的延遲鎖相環(huán)，通過(guò)多次反復(fù)調(diào)整相位檢測(cè)模塊的精度，使得DLL工作在最小精度情況下，而且保證了DLL的工作可靠性。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路涉及領(lǐng)域，具體涉及一種自動(dòng)調(diào)節(jié)精度的延遲鎖相環(huán)及其調(diào)節(jié)方法。

背景技術(shù)

隨著CMOS集成電路工藝的發(fā)展，時(shí)鐘電路在數(shù)字和模擬集成電路設(shè)計(jì)中都具有非常重要的作用。但PLL(Phasel Locked Loop)鎖相環(huán)基本上都是采用模擬電路設(shè)計(jì)完成的，電路的噪聲問(wèn)題較大，而且電路設(shè)計(jì)難度大，可復(fù)用性差。DLL(Delay Locked Loop)延遲鎖定回路尤其是全數(shù)字的DLL電路由于其基于數(shù)字邏輯完成，電路噪聲性能較好，而且電路可復(fù)用性強(qiáng)，應(yīng)用越來(lái)越廣泛。

而且在一些電路設(shè)計(jì)中，不僅對(duì)時(shí)鐘頻率提出嚴(yán)格要求更對(duì)時(shí)鐘的相位也十分關(guān)注。比如，在TDC中等相位差時(shí)鐘是進(jìn)行時(shí)間測(cè)量的一個(gè)重要部分；在SDRAM中，要求輸入時(shí)鐘和輸出時(shí)鐘的相位嚴(yán)格相等。在對(duì)相位有要求的領(lǐng)域，DLL的作用就越發(fā)突出。DLL的相位檢測(cè)模塊的精度由DLL的延遲單元和整個(gè)DLL的精度要求決定，二者有時(shí)候會(huì)出現(xiàn)難以正常匹配導(dǎo)致DLL無(wú)法工作的情況。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問(wèn)題為提供一種自動(dòng)調(diào)節(jié)精度的延遲鎖相環(huán)，通過(guò)多次反復(fù)調(diào)整相位檢測(cè)模塊的精度，使得DLL工作在最小精度情況下，而且保證了DLL的工作可靠性。

為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：一種自動(dòng)調(diào)節(jié)精度的延遲鎖相環(huán)，包括相位檢測(cè)模塊、延遲模塊、控制模塊和選擇模塊；所述相位檢測(cè)模塊包括2個(gè)輸入端口和相位狀態(tài)輸出端口，其中，所述相位檢測(cè)模塊的2個(gè)輸入端口分別連接參考時(shí)鐘和反饋時(shí)鐘，相位狀態(tài)輸出端口連接所述控制模塊的輸入端口；所述控制模塊的輸出端口連接所述選擇模塊的輸入端口Ⅰ，用于向所述選擇模塊輸出控制字；所述延遲模塊的輸入端口連接所述參考時(shí)鐘，所述延遲模塊的輸出端口連接所述選擇模塊的輸入端口Ⅱ，用于向所述選擇模塊輸出延遲時(shí)鐘；所述選擇模塊的輸出端口輸出選擇后的時(shí)鐘；其中，所述相位檢測(cè)模塊包括相位檢測(cè)單元、存儲(chǔ)單元、判斷單元和相位控制單元，所述相位檢測(cè)單元用于比較反饋時(shí)鐘和參考時(shí)鐘的相位狀態(tài)，存儲(chǔ)單元用于儲(chǔ)存上一次相位檢測(cè)的檢測(cè)結(jié)果，判斷單元將上一次的相位檢測(cè)結(jié)果和當(dāng)前的相位檢測(cè)結(jié)果進(jìn)行對(duì)比，得到相位檢測(cè)單元的調(diào)整方向，相位控制單元根據(jù)判斷單元的輸出結(jié)果調(diào)整相位檢測(cè)單元的檢測(cè)精度。

進(jìn)一步地，所述相位檢測(cè)單元包括兩個(gè)輸入端和輸出端，所述相位檢測(cè)單元的兩個(gè)輸入端分別連接參考時(shí)鐘和反饋時(shí)鐘，所述相位檢測(cè)單元的輸出端口用于輸出相位檢測(cè)結(jié)果，該輸出端口分別連接所述存儲(chǔ)單元和判斷單元，所述判斷單元同時(shí)連接所述存儲(chǔ)單元和相位控制單元，所述相位控制單元連接所述相位檢測(cè)單元，用于控制調(diào)節(jié)所述相位檢測(cè)單元的檢測(cè)精度。

進(jìn)一步地，所述相位狀態(tài)輸出端口輸出三種相位檢測(cè)結(jié)果，分別對(duì)應(yīng)反饋時(shí)鐘延后于參考時(shí)鐘、反饋時(shí)鐘超前于參考時(shí)鐘、反饋時(shí)鐘與參考時(shí)鐘同步。

進(jìn)一步地，所述參考時(shí)鐘為外部輸入的標(biāo)準(zhǔn)穩(wěn)定頻率的周期方波信號(hào)。

進(jìn)一步地，所述反饋時(shí)鐘為2π相位時(shí)鐘。

進(jìn)一步地，所述控制模塊的輸出端口輸出i個(gè)控制字Cj，且Cj＝j(luò)*Ci/i，并且Cj與所述延遲模塊輸出的延遲時(shí)鐘一一對(duì)應(yīng)，其中，i為大于1的整數(shù)，j為大于等于1且小于等于i的整數(shù)。

本發(fā)明提供的一種針對(duì)延遲鎖相環(huán)進(jìn)行精度調(diào)節(jié)的方法，包括以下步驟：