[發明專利]一種半導體器件及其制作方法、電子裝置

在審

• 申請號: 201810229805.1
• 申請日: 2018-03-20
• 公開（公告）號: CN110310892A
• 公開（公告）日: 2019-10-08
• 發明（設計）人: 王孝遠;趙曉燕;郭兵;辜良智;季明華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L29/78;H01L29/40
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發明提供一種半導體器件及其制作方法、電子裝置，所述制作方法包括：提供半導體襯底，所述半導體襯底的表面形成有柵極結構；由下至上依次形成覆蓋所述半導體襯底的絕緣層、隔離層；蝕刻去除所述絕緣層和所述隔離層的一部分，以形成場板結構；形成覆蓋所述半導體襯底的層間介電層；形成貫穿所述層間介電層的場板接觸孔，所述場板接觸孔位于所述場板結構的上方，所述場板接觸孔與所述半導體襯底之間至少包括所述場板結構的一部分。根據本發明提供的半導體器件的制作方法，在獲得高擊穿電壓的同時影響器件的導電通道的場強，實現高阻斷耐壓和低導通電阻的優化，從而提高了半導體器件的性能。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件及其制作方法、電子裝置。

背景技術

隨著半導體技術的不斷發展，橫向雙擴散金屬氧化物半導體場效應晶體管(Lateral Double Diffused MOSFET，LDMOS)器件由于其具有良好的短溝道特性而被廣泛的應用于移動電話，尤其應用在蜂窩電話中。隨著移動通信市場(尤其是蜂窩通信市場)的不斷增加，LDMOS器件的制作工藝日益成熟。LDMOS作為一種功率開關器件，具有工作電壓相對較高、工藝簡易，易于同低壓CMOS電路在工藝上兼容等特點，與普通MOS器件相比，在漏極有一個輕摻雜注入區，被稱為漂移區。由于其通常用于功率電路，需要獲得較大的輸出功率，因此必須能承受較高的擊穿電壓。

同時，隨著LDMOS的廣泛應用功率集成電路，對LDMOS的器件性能要求也越來越高，在提高LDMOS擊穿電壓的同時，還需進一步加強對導電通道場強的控制。因此，有必要提出一種新的半導體器件，以解決上述問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明提供一種半導體器件的制作方法，包括以下步驟：

提供半導體襯底，所述半導體襯底的表面形成有柵極結構；

由下至上依次形成覆蓋所述半導體襯底的絕緣層、隔離層；

蝕刻去除所述絕緣層和所述隔離層的一部分，以形成場板結構；

形成覆蓋所述半導體襯底的層間介電層；

形成貫穿所述層間介電層的場板接觸孔，所述場板接觸孔位于所述場板結構的上方，所述場板接觸孔與所述半導體襯底之間至少包括所述場板結構的一部分。

進一步，所述半導體襯底包括P阱和漂移區，所述柵極結構分別于所述P阱和所述漂移區交疊。

進一步，形成所述場板結構的步驟包括：

形成覆蓋所述隔離層的犧牲層；

以圖案化的光刻膠層為掩膜，蝕刻去除所述隔離層和所述犧牲層的一部分；

以剩余的所述隔離層和所述犧牲層為掩膜，蝕刻去除所述絕緣層的一部分，直至露出所述半導體襯底；

去除所述犧牲層，以形成場板結構，所述場板結構覆蓋所述柵極結構的一部分和所述漂移區的一部分。

進一步，在形成所述場板結構之后以及形成所述層間介電層之前，還包括：

執行離子注入工藝，以在所述漂移區內形成漏區，在所述P阱內形成源區和體區；

在所述柵極結構暴露的上表面、所述漏區、所述源區以及所述體區上形成金屬硅化物。

進一步，在形成所述場板接觸孔時，還包括在所述柵極結構、所述漏區、所述源區以及所述體區的上方形成接觸孔，所述接觸孔與所述金屬硅化物相接觸。