[發明專利]一種內存接口的控制方法和系統

有效

• 申請號: 201810217623.2
• 申請日: 2018-03-12
• 公開（公告）號: CN110265075B
• 公開（公告）日: 2021-06-25
• 發明（設計）人: 黃帥;王煥東;陳廈
• 申請（專利權）人: 龍芯中科技術股份有限公司
• 主分類號: G11C11/4093
• 分類號: G11C11/4093;G11C11/4076
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 莎日娜

本發明實施例提供了一種內存接口的控制方法和系統，涉及計算機技術領域，該方法包括：依據選擇信號確定內存接口的工作模式；若所述工作模式為第一工作模式，則通過所述內存接口，將主機的輸出信號發送給內存設備，所述輸出信號包括內部時鐘信號和第一邏輯信號；若所述工作模式為第二工作模式，則通過所述內存接口，接收主機的輸入信號，所述輸入信號包括外部時鐘信號和第二邏輯信號。本發明實施例實現了內存控制器的兩種功能，縮短設計開發周期和降低開發成本。

技術領域

本發明涉及計算機技術領域，特別是涉及一種內存接口的控制方法和一種內存接口的控制系統。

背景技術

現有計算機系統中，通常采用雙數據率(Double Data Rate，DDR)技術緩解中央處理器(Central Processing Unit，CPU)對內存帶寬的需求。

DDR內存可以在時鐘的上升沿和下降沿都傳輸數據，相對于只在時鐘上升沿傳輸數據的單數據率(Single Data Rate，SDR)內存而言，其理論帶寬可以提高一倍，同時可以具有較高的可靠性和較低的功耗。然而，為了維持DDR內存較高的性能，需要更加復雜的時序關系，這對內存控制器的設計提出了很大的挑戰。

在具體實現中，內存控制器的設計包括兩個模塊，分別為物理層(PhysicalLayer，PHY)模塊和協議控制模塊。物理層模塊主要用于控制物理信號，可直接與內存設備通信，控制數據選通信號(DQS)、數據信號(DQ)、時鐘信號以及命令信號的時序關系。協議控制模塊主要用于處理更高層次的內存協議，如列選通延遲和讀寫命令時間間隔等。物理層模塊和協議控制模塊之間的通信可以通過自定義的接口或者通過已經存在的接口協議來進行。

目前，內存控制器的物理層通常作為主機的一部分，使得主機可以通過內存控制器訪問內存設備。其中，時鐘信號和命令信號為單向信號，只能由內存控制器發送給內存設備。

發明內容

本發明實施例提供一種內存接口的控制方法，以降低計算機系統的開發成本。

相應的，本發明實施例還提供了一種內存接口的控制系統，用以保證上述方法的實現及應用。

為了解決上述問題，本發明實施例公開了一種內存接口的控制方法，包括：依據選擇信號確定內存接口的工作模式；若所述工作模式為第一工作模式，則通過所述內存接口，將主機的輸出信號發送給內存設備，所述輸出信號包括內部時鐘信號和第一邏輯信號；若所述工作模式為第二工作模式，則通過所述內存接口，接收主機的輸入信號，所述輸入信號包括外部時鐘信號和第二邏輯信號。

可選地，所述通過所述內存接口，接收主機的輸入信號，包括：通過內存接口的時鐘引腳，接收外部時鐘信號；通過內存接口的時鐘控制模塊，將所述外部時鐘信號發送到內存接口的命令控制模塊；通過所述命令控制模塊，依據所述外部時鐘信號對輸入的第二邏輯信號進行采集，其中，所述第二邏輯信號包括以下至少一種：命令信號、控制信號和地址信號。

可選地，還包括：通過內存接口的數據選通引腳，接收寫數據選通信號；通過內存接口的第一數據控制模塊，將接收到的寫數據選通信號傳輸給鑒相器；所述鑒相器依據所述寫數據選通信號，對所述外部時鐘信號進行數據采集，得到采集數據信號；通過內存接口的第二數據控制模塊，將所述采集數據信號傳輸到數據引腳并輸出。

可選地，還包括：通過所述數據引腳，接收寫數據信號；所述第一數據控制模塊依據所述外部時鐘信號和所述寫數據選通信號，對所述寫數據信號進行采集，得到寫數據輸入信號，以及將所述寫數據輸入信號發送給內存設備。

可選地，還包括：通過內存接口的第二數據控制模塊，獲取讀數據輸出信號；所述第二數據控制模塊依據所述外部時鐘信號，對所述讀數據輸出信號進行讀取，得到待輸出的讀數據信號和讀數據選通信號；通過所述數據引腳對所述待輸出的讀數據信號進行輸出，以及通過所述數據選通引腳輸出所述讀數據選通信號。