[發(fā)明專利]一種星載高分辨成像數(shù)據(jù)傳輸與采集系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201810215527.4
• 申請日: 2018-03-15
• 公開（公告）號: CN108345553A
• 公開（公告）日: 2018-07-31
• 發(fā)明（設計）人: 閆鵬;劉永征;劉強;孔亮;溫志剛;劉文龍;魏文鵬;劉學斌;張昕
• 申請（專利權(quán)）人: 中國科學院西安光學精密機械研究所
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/40
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 楊引雪

1.一種星載高分辨成像數(shù)據(jù)傳輸與采集系統(tǒng)，其特征在于：包括數(shù)據(jù)源、數(shù)據(jù)協(xié)議轉(zhuǎn)換板及數(shù)據(jù)采集存儲設備；

所述數(shù)據(jù)源包括輸出接口連接器及采用TLK2711發(fā)送芯片作為輸出接口的星載高分辨成像設備；

所述數(shù)據(jù)協(xié)議轉(zhuǎn)換板包括輸入接口連接器及轉(zhuǎn)換電路；

所述數(shù)據(jù)采集存儲設備包括存儲計算機及與輸出接口一一對應的Camera-Link轉(zhuǎn)PCI-e圖像采集卡；

所述轉(zhuǎn)換電路包括數(shù)據(jù)串行輸入單元、FPGA單元及數(shù)據(jù)輸出單元；

所述數(shù)據(jù)串行輸入單元包括與輸出接口一一對應的TLK2711接收芯片；

所述FPGA單元包括與輸出接口一一對應的處理單元，所述處理單元包括輸入邏輯單元、FIFO及輸出邏輯單元；

所述數(shù)據(jù)輸出單元包括與輸出接口一一對應的Camera-Link發(fā)送芯片及Camera-Link接口；

所述TLK2711發(fā)送芯片依次通過輸出接口連接器、輸入接口連接器與TLK2711接收芯片的輸入端連接；

所述輸入邏輯單元的輸入端與TLK2711接收芯片的輸出端連接，將傳輸?shù)臄?shù)據(jù)轉(zhuǎn)化為以像素為單元的數(shù)據(jù)形式；

所述FIFO的輸入端與輸入邏輯單元的輸出端連接，按像素進行數(shù)據(jù)緩存；

所述輸出邏輯單元的輸入端與FIFO的輸出端連接，所述輸出邏輯單元的輸出端與Camera-Link發(fā)送芯片的輸入端連接，所述輸出邏輯單元將像素按照實際圖像的大小和量化位數(shù)，產(chǎn)生行同步、幀同步、數(shù)據(jù)有效信號及數(shù)據(jù)并按Camera-Link數(shù)據(jù)傳輸協(xié)議發(fā)送給Camera-Link發(fā)送芯片；

所述Camera-Link發(fā)送芯片通過Camera-Link接口與Camera-Link轉(zhuǎn)PCI-e圖像采集卡的輸入端連接；

所述存儲計算機包括PCI-e接口、橋接器、計算機內(nèi)存、處理單元和磁盤陣列；

所述PCI-e接口的輸入端與Camera-Link轉(zhuǎn)PCI-e圖像采集卡的輸出端連接，所述PCI-e接口的輸出端通過橋接器與計算機內(nèi)存的輸入端連接，所述計算機內(nèi)存的輸出端與磁盤陣列連接，所述處理單元與磁盤陣列連接，用于數(shù)據(jù)存儲控制。

2.根據(jù)權(quán)利要求1所述的星載高分辨成像數(shù)據(jù)傳輸與采集系統(tǒng)，其特征在于：所述輸入接口連接器、輸出接口連接器均為MKHS連接器。

3.根據(jù)權(quán)利要求1所述的星載高分辨成像數(shù)據(jù)傳輸與采集系統(tǒng)，其特征在于：所述FPGA的型號為XC4VSX55-10FF1148I。

4.根據(jù)權(quán)利要求1所述的星載高分辨成像數(shù)據(jù)傳輸與采集系統(tǒng)，其特征在于：所述Camera-Link發(fā)送芯片采用DS90CR287芯片。

5.根據(jù)權(quán)利要求1所述的星載高分辨成像數(shù)據(jù)傳輸與采集系統(tǒng)，其特征在于：Camera-Link接口為MDR26標準接口。

6.根據(jù)權(quán)利要求1至5任一所述的星載高分辨成像數(shù)據(jù)傳輸與采集系統(tǒng)，其特征在于：

還包括控制輸入單元及其連接器，所述控制輸入單元的輸出端與輸出邏輯單元的輸入端連接，所述控制輸入單元的輸入端與連接器的輸出端連接，所述連接器的輸入端與存儲計算機的輸出端連接。

7.根據(jù)權(quán)利要求6所述的星載高分辨成像數(shù)據(jù)傳輸與采集系統(tǒng)，其特征在于：

所述輸入邏輯單元所轉(zhuǎn)化的像素的位深為12bit。