[發明專利]一種CMOS數字集成線路板的制作工藝

在審

• 申請號: 201810203946.6
• 申請日: 2018-03-13
• 公開（公告）號: CN108493158A
• 公開（公告）日: 2018-09-04
• 發明（設計）人: 沈利明
• 申請（專利權）人: 南潯雙林榮豐磁材廠
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京風雅頌專利代理有限公司 11403
• 代理人: 陳宙;李莎

本發明公開了一種CMOS數字集成線路板的制作工藝，其特征在于：包括以下步驟：S1、襯底的選擇；S2、制作n阱；S3、場區氧化；S4、制作多晶硅柵；S5、形成源、漏區；S6、形成金屬互連線；還包括在步驟S6做好互連線之后還要在硅片上覆蓋一層磷硅玻璃鈍化膜，進行一次光刻把集成電路的硅片的引出端，并壓點暴露出來，在封裝時使硅片的壓點和管殼的相應管腳連接起來。

技術領域

發明涉及集成線路板技術領域，具體為一種CMOS數字集成線路板的制作工藝。

背景技術

CMOS數字集成線路板由PMOS和NMOS組成的互補型電路。PMOS需要n型襯底，NMOS需要p型襯底，在CMOS電路中要把PMOS和NMOS制作在一個襯底上，CMOS電路采用做阱的方法解決了這一問題。CMOS電路按結構可分為n阱CMOS、p阱CMOS以及雙阱CMOS三種類型。

目前的CMOS數字集成線路板的制作工藝，存在不能同時進行雜質激活與使雜質達到深層分布；器件之間的隔離效果較差；NMOS與PMOS的柵極連接不便捷；不能精確控制溝道長度減少寄生電容和不能完全保證不同導電層之間的相互絕緣的問題。

發明內容

發明的目的在于提供一種CMOS數字集成線路板的制作工藝，以解決上述背景技術中提出的問題。

為實現上述目的，發明提供如下技術方案：一種CMOS數字集成線路板的制作工藝，包括以下步驟：

S1、襯底的選擇：選擇襯底電阻率較小，但具有外延層的外延硅片作為襯底；

S2、制作n阱：首先對原始硅片進行熱氧化，形成阱區注入的掩蔽層，然后用n阱掩膜板光刻出n阱注入區域，之后進行p/AS摻雜，摻雜之后進行高溫退火，溫度為300～350℃，持續時間為3～5min；

S3、場區氧化：先在硅片上生成一薄層SiO2層作為緩沖層來減少硅和氮化硅之間的應力，然后利用掩膜板進行光刻，光刻之后進行熱氧化，消耗0.46μm厚的硅，在場區形成1μm厚的SiO2隔離層以及0.54μm厚的場區與有源區；

S4、制作多晶硅柵：清潔有源區表面，首先在表面生長一薄層柵極氧化層，然后進行淀積多晶硅并進行摻雜，最后利用多晶硅柵的掩膜板反刻多晶硅，保留下來的多晶硅作為MOS管的柵極，作為部分連線把NMOS和PMOS的柵極連接起來；

S5、形成源、漏區：利用掩膜板對NMOS和PMOS的源漏區分別進行光刻和離子注入，二者都是以光刻膠作為掩蔽膜，n+區和p+區注入之后同時進行熱退火處理，溫度為100～150℃，持續時間為5～10min；注入時，由于有多晶硅柵遮蔽的有源區區域不能進行離子的注入，因而自然形成MOS管的溝道區；

S6、形成金屬互連線：先在整個硅片上淀積較厚的氧化層；然后，通過光刻開出有源區和多晶硅柵的引線孔，刻出引線孔后淀積金屬銅與鋁，在引線孔處，金屬直接和多晶硅與有源區接觸，無引線孔處金屬通過厚的氧化層和下面絕緣，最后通過光刻形成電路所要求的金屬互連線圖形。

優選的，還包括在步驟S6做好互連線之后還要在硅片上覆蓋一層磷硅玻璃鈍化膜，進行一次光刻把集成電路的硅片的引出端，并壓點暴露出來，在封裝時使硅片的壓點和管殼的相應管腳連接起來。

與現有技術相比，發明的有益效果是：

1、該CMOS數字集成線路板的制作工藝，通過制作n阱：首先對原始硅片進行熱氧化，形成阱區注入的掩蔽層，然后用n阱掩膜板光刻出n阱注入區域，之后進行p/AS摻雜，摻雜之后進行高溫退火，溫度為300～350℃，持續時間為3～5min，一方面使雜質激活，另一方面使雜質達到深層分布。