[發明專利]基于FPGA的動態部分重構系統及方法

有效

• 申請號: 201810203023.0
• 申請日: 2018-03-13
• 公開（公告）號: CN108647368B
• 公開（公告）日: 2021-09-17
• 發明（設計）人: 王國華;申展余;羅東明
• 申請（專利權）人: 北京航空航天大學
• 主分類號: G06F30/347
• 分類號: G06F30/347;G06F15/78;G06F115/02
• 代理公司: 北京慧泉知識產權代理有限公司 11232
• 代理人: 王順榮;唐愛華

本發明提供一種基于FPGA的動態部分重構系統及方法，包括重構任務開發模型、ICAP控制器和存儲子系統；重構任務開發模型包含軟件任務、硬件任務和委托任務；軟件任務是基于Linux多線程的開發，硬件任務是具有接口規范的由VHDL實現的邏輯電路，委托任務是輕量級的Linux線程，通過委托任務能像控制軟件任務一樣控制硬件任務；ICAP控制器由DMA控制器和ICAP控制邏輯組成；存儲子系統由附加控制器、內存管理單元、內存控制器、任務仲裁器和突發訪問長度轉換器組成。本發明實現了用于硬件任務與系統應用軟件層進行數據交互，降低了重構應用開發的難度，減少了用戶對器件底層硬件的直接操作，加快了重構應用的開發速度。

(一)技術領域：

本發明基于FPGA{FPGA是Field Programmable Gate Array(現場可編程門陣列)的縮寫}的動態部分重構系統，其是一種基于FPGA的動態重構技術的嵌入式操作系統，特別是一種基于嵌入式Linux系統的動態重構技術開發平臺，實現動態重構技術的快速二次開發與應用，屬于計算機技術領域。

(二)背景技術：

動態重構技術在數字電路設計方面的優勢在很多研究領域都具有價值，但是由于其與FPGA器件底層的邏輯資源息息相關，同時當前FPGA的集成規模已達百萬門級以上而且片上資源的種類也越來越多，因而，該技術在推廣應用中面臨如下問題：

⑴靈活性差、實時性低

動態重構技術很大程度上依賴FPGA生產商提供的開發套件和工具，而這些都不支持用戶根據功能需求進行二次開發，同時不提供相應的軟硬件編程接口，用戶只能根據指定的開發流程進行簡單的重構實驗，這削弱了重構系統的靈活性。此外，由于FPGA供應商提供的開發套件無法對重構過程進行實時調度，因而使得重構效率低下，重構技術缺乏實時性。

⑵缺乏重構硬件與上層軟件的通信機制

在數字電路設計中，底層硬件與上層軟件進行數據交互是大規模數字電路的必經之路。在動態重構技術應用過程中，分布于底層硬件的重構設計因缺乏與上層軟件的通信機制，使得重構應用往往脫離軟件進行，這很大程度上降低了重構技術二次開發的特性，以及重構技術與嵌入式系統結合應用的可能。

(三)發明內容：

本發明提供一款基于FPGA的動態部分重構系統，其目的是：為用戶提供由硬件任務、軟件任務和委托任務構成的編程模型，并通過動態重構技術實現對硬件任務的動態加載，設計并實現了用于硬件任務與系統應用軟件層進行數據交互的存儲子系統。該系統降低了重構應用開發的難度，減少了用戶對器件底層硬件的直接操作，加快了重構應用的開發速度。

本發明提供一款基于FPGA的動態部分重構系統，其技術方案是：在嵌入式Linux系統的多線程編程模型基礎之上，結合FPGA的部分動態重構特性，設計了基于硬件任務、軟件任務和委托的任務的重構開發模型，并設計了高速ICAP控制器用于硬件任務的動態加載，最后通過開發的存儲子系統實現硬件任務與重構系統的軟件上層進行數據交互。

本發明一種基于FPGA的動態部分重構系統的架構分為三部分：請參閱圖1，由Linux內核之上的重構任務開發模型1、位于FPGA邏輯資源區域的ICAP控制器2和存儲子系統3組成；ICAP{ICAP是Internal Configuration Access Port(內部配置端口)的縮寫}控制器2由DMA{DMA是Direct Memory Access(直接內存訪問)的縮寫}控制器4和ICAP控制器5組成；存儲子系統3由附加控制器6、內存管理單元7、內存控制器8、任務仲裁器9和突發訪問長度轉換器10組成；