[發明專利]一種層次化多重冗余的磁性隨機存儲器及其運行方法

有效

• 申請號: 201810200945.6
• 申請日: 2018-03-12
• 公開（公告）號: CN110265074B
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 王春林;戴瑾
• 申請（專利權）人: 上海磁宇信息科技有限公司
• 主分類號: G11C11/16
• 分類號: G11C11/16;G06F12/02;G06F12/06;G06F12/0891
• 代理公司: 上海容慧專利代理事務所(普通合伙) 31287
• 代理人: 于曉菁

本發明提供了一種層次化多重冗余的磁性隨機存儲器，包括控制電路、錯誤檢測和校正電路、存儲模塊、行列地址映射表、塊地址映射表；存儲模塊由K+K’個數據塊組成，其中K個數據塊是普通塊，另外K’個數據塊是冗余塊；每個數據塊有M+M’行、N+N’列，其中M個行是普通行，另外M’個行是冗余行，其中N個列是普通列，另外N’個列是冗余行。本發明通過在不同層次上的冗余，避免了對每一塊/行/列都配置專門的失效地址映射表，使用錯誤檢測和校正電路進行實時的錯誤檢測和失效地址映射表更新。從而以較低的成本，使MRAM芯片在部分存儲單元失效的情況下仍然能正常工作。

技術領域

本發明涉及一種存儲裝置，具體涉及一種層次化多重冗余的磁性隨機存儲器及其操作方法，屬于半導體存儲技術領域。

背景技術

MRAM是一種新的內存和存儲技術，可以像SRAM/DRAM一樣快速隨機讀寫，還可以像Flash閃存一樣在斷電后永久保留數據。它的經濟性相當地好，單位容量占用的硅片面積比SRAM有很大的優勢，比在此類芯片中經常使用的NOR Flash也有優勢，比嵌入式NOR Flash的優勢更大。它的性能也相當好，讀寫時延接近最好的SRAM，功耗則在各種內存和存儲技術最優。而且MRAM不像DRAM以及Flash那樣與標準CMOS半導體工藝不兼容，MRAM可以和邏輯電路集成到同一個芯片中。

MRAM的讀出電路需要檢測MRAM記憶單元(磁性隧道結)的電阻。由于磁性隧道結的電阻可能會因為生產工藝、讀寫次數、溫度等原因漂移，從而導致數據錯誤(讀出的數據比特與之前最近一次寫入的數據比特相反)。為解決這一問題，可以加入冗余部分，在MRAM的某些部分出現問題時，用冗余部分將其替換。而電路的正確性檢測，可以在芯片生產后，或是使用過程中，通過控制芯片將測試數據寫入并讀出后與寫入數據相比較實現。

對于冗余電路而言，關鍵在于成本和效果的權衡。冗余部分放的太多，則存儲電路和相應控制電路特別是地址映射表的成本高；冗余部分不足，則在電路失效時，沒有足夠的替換。另外對失效電路的檢測操作也比較復雜，需要大量的時間和額外的讀寫操作。并且，檢測不夠實時，在兩次檢測當中出現的電路失效只有到下一次檢測時才知道，中間仍有數據丟失的風險。若檢測頻率過高，則一方面消耗系統資源，另一方面也導致記憶單元的磨損。

發明內容

有鑒于現有技術的上述缺陷，本發明所要解決的技術問題是：MRAM在使用過程中的持久性問題。

為了解決上述技術問題，本發明提供了一種層次化多重冗余的磁性隨機存儲器，包括控制電路、錯誤檢測和校正電路、存儲模塊、行列地址映射表、塊地址映射表；存儲模塊由K+K’個數據塊組成，其中K個數據塊是普通塊，另外K’個數據塊是冗余塊；每個數據塊有M+M’行、N+N’列，其中M個行是普通行，另外M’個行是冗余行，其中N個列是普通列，另外N’個列是冗余行；每個冗余塊、每個冗余行和每個冗余列均有一個已占用狀態位，已占用狀態位的初始值均為0。

進一步地，行列地址映射表中共有I條記錄，每一條記錄對應普通行中的一個失效行或普通列中的一個失效列，I大于或者等于M’+N’。

進一步地，行列地址映射表中每一條記錄包括以下條目及條目信息：

a)有效位，表示該條記錄是否有效，初始值為0；

b)替換標志位，表示該行/該列是否需被替換，初始值為0；

c)行列標志，表示是行或者列；

d)錯誤計數，表示該行/該列出錯的次數，初始值為0；

e)行列地址，表示出錯行/出錯列的地址；

f)映射地址，表示出錯行/出錯列被映射到的冗余行/冗余列的地址。

進一步地，L個行列地址映射表構成一個行列地址映射表池，其中每個行列地址映射表對應塊地址映射表中的一條記錄，塊地址映射表中的記錄條數大于或等于L。