[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其形成方法

有效

• 申請?zhí)枺?/td>: 201810200436.3
• 申請日: 2018-03-12
• 公開（公告）號: CN110265546B
• 公開（公告）日: 2022-10-14
• 發(fā)明（設(shè)計）人: 李信宏
• 申請（專利權(quán)）人: 聯(lián)華電子股份有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 陳小雯

本發(fā)明公開一種半導(dǎo)體結(jié)構(gòu)及其形成方法。半導(dǎo)體結(jié)構(gòu)包括基底、電阻式隨機(jī)存取存儲單元、及半導(dǎo)體元件。電阻式隨機(jī)存取存儲單元位于基底上。電阻式隨機(jī)存取存儲單元包括第一電極。第一電極具有U形狀。半導(dǎo)體元件鄰接第一電極的外側(cè)壁。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。

背景技術(shù)

隨著半導(dǎo)體制作工藝的線寬的不斷縮小，半導(dǎo)體結(jié)構(gòu)包括例如晶體管或存儲陣列等等的尺寸不斷朝向微型化發(fā)展。然而，半導(dǎo)體結(jié)構(gòu)不斷地改變，半導(dǎo)體結(jié)構(gòu)的制作工藝步驟因應(yīng)增加，使得制作工藝復(fù)雜而難以提升制造效率。此外，半導(dǎo)體結(jié)構(gòu)的布局設(shè)計也會影響裝置的效能。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法，以解決上述現(xiàn)有技術(shù)的問題。

為達(dá)上述目的，本發(fā)明提出一種半導(dǎo)體結(jié)構(gòu)。半導(dǎo)體結(jié)構(gòu)包括基底、電阻式隨機(jī)存取存儲單元、及半導(dǎo)體元件。電阻式隨機(jī)存取存儲單元位于基底上。電阻式隨機(jī)存取存儲單元包括第一電極。第一電極具有U形狀。半導(dǎo)體元件鄰接第一電極的外側(cè)壁。

本發(fā)明還提出一種半導(dǎo)體結(jié)構(gòu)的形成方法，其包括以下步驟。形成半導(dǎo)體層于基底上。移除半導(dǎo)體層的一部分以形成開口。半導(dǎo)體層的一剩余部分形成半導(dǎo)體元件。形成具有U形狀的第一電極于開口中。

為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉實施例，并配合所附的附圖詳細(xì)說明如下：

附圖說明

圖1A至圖1G為第一實施例的概念的半導(dǎo)體結(jié)構(gòu)的形成方法的示意圖；

圖2A至圖2H為第二實施例的概念的半導(dǎo)體結(jié)構(gòu)的形成方法的示意圖。

具體實施方式

以下以一些實施例做說明。需注意的是，本發(fā)明并非顯示出所有可能的實施例，未于本發(fā)明提出的其他實施態(tài)樣也可能可以應(yīng)用。再者，附圖上的尺寸比例并非按照實際產(chǎn)品等比例繪制。因此，說明書和圖示內(nèi)容僅作敘述實施例之用，而非作為限縮本發(fā)明保護(hù)范圍之用。另外，實施例中的敘述，例如細(xì)部結(jié)構(gòu)、制作工藝步驟和材料應(yīng)用等等，僅為舉例說明之用，并非對本發(fā)明欲保護(hù)的范圍做限縮。實施例的步驟和結(jié)構(gòu)的細(xì)節(jié)可在不脫離本發(fā)明的精神和范圍內(nèi)根據(jù)實際應(yīng)用制作工藝的需要而加以變化與修飾。以下是以相同/類似的符號表示相同/類似的元件做說明。

圖1A至圖1G繪示根據(jù)第一實施例的概念的半導(dǎo)體結(jié)構(gòu)的形成方法。

請參照圖1A，提供基底102。基底102可包括半導(dǎo)體基底，例如硅基底、絕緣層上覆硅等合適的基底。隔離元件104形成在第一區(qū)域106的基底102中。隔離元件104可例如包括淺溝槽隔離結(jié)構(gòu)、深溝槽隔離結(jié)構(gòu)、場氧化結(jié)構(gòu)等合適的絕緣結(jié)構(gòu)。半導(dǎo)體層108形成在隔離元件104上。一實施例中，半導(dǎo)體層108的材質(zhì)可包括未摻雜的多晶硅，然而本發(fā)明不限于此。犧牲柵極110(或虛置柵極)形成在第二區(qū)域112的基底102上。一實施例中，半導(dǎo)體層108與犧牲柵極110是利用相同的制作工藝同時形成，但本發(fā)明不限于此，其也可分開獨立形成。間隙壁114形成在半導(dǎo)體層108的側(cè)壁上。間隙壁116形成在犧牲柵極110的側(cè)壁上。一實施例中，間隙壁114與間隙壁116可利用相同制作工藝同時形成。可利用摻雜步驟形成源/漏極摻雜區(qū)118、120在間隙壁116外側(cè)的基底102中。介電層122可形成于基底102與間隙壁114、116上。介電層124可形成在介電層122上。實施例中，介電層126可包括介電層122與介電層124。可形成硬掩模層128在半導(dǎo)體層108上。一實施例中，硬掩模層128的材質(zhì)包括氮化鈦(TiN)，但本發(fā)明不限于此，也可使用其它合適的材料。

請參照圖1B，可進(jìn)行蝕刻步驟，以移除半導(dǎo)體層108未被硬掩模層128遮蓋的部分從而形成由間隙壁114與半導(dǎo)體層108的剩余部分定義出的開口130，并移除犧牲柵極110而形成由間隙壁116定義出的孔洞132。一實施例中，半導(dǎo)體層108與犧牲柵極110可同時移除。實施例中，半導(dǎo)體層108的剩余部分是形成半導(dǎo)體元件134。