[發明專利]移位寄存電路

有效

• 申請號: 201810199680.2
• 申請日: 2018-03-12
• 公開（公告）號: CN108399884B
• 公開（公告）日: 2021-07-13
• 發明（設計）人: 洪凱尉;涂俊達;李明賢;林逸承;楊創丞;林峻鋒
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20;G11C19/28
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 徐協成

1.一種移位寄存電路，包括多級移位寄存器，該多級移位寄存器其中的第n級移位寄存器包括：

輸入單元，依據第(n-i)級掃描信號控制第一節點的電壓電平；

上拉單元，耦接于該第一節點與輸出端之間，依據第一時鐘信號輸出第n級掃描信號至該輸出端；

下拉控制單元，耦接該第一節點，依據該第一節點的電壓電平與第二時鐘信號產生下拉控制信號；以及

下拉單元，耦接該第一節點，依據該下拉控制信號將該輸出端的電壓電平和該第一節點的電壓電平調整至第一參考電壓；

其中該上拉單元包括：

第一晶體管，該第一晶體管的控制端耦接第(n-j)級的第一節點，該第一晶體管的第一端用以接收該第一時鐘信號，該第一晶體管的第二端耦接第二節點；以及

電壓耦合單元，耦接于該第一節點與該第二節點之間；

其中該下拉單元包括：

第二晶體管，該第二晶體管的第一端耦接該第二節點，該第二晶體管的第二端耦接至該第一參考電壓，該第二晶體管的控制端用以接收該下拉控制信號；

其中n，i，j皆為正整數。

2.如權利要求1所述的移位寄存電路，其中該第n級移位寄存器的該上拉單元還包括：

第三晶體管，該第三晶體管的控制端耦接該第一節點，該第三晶體管的第一端用以接收該第一時鐘信號，該第三晶體管的第二端耦接該輸出端用以輸出該第n級掃描信號。

3.如權利要求1所述的移位寄存電路，其中該第n級移位寄存器的該下拉單元還包括：

第四晶體管，該第四晶體管的控制端用以接收第(n+i)級掃描信號，該第四晶體管的第一端耦接至該輸出端，該第四晶體管的第二端耦接至該第一參考電壓。

4.如權利要求1所述的移位寄存電路，其中該第n級移位寄存器的該上拉單元還包括：

第五晶體管，該第五晶體管的控制端耦接第(n+j)級的第一節點，該第五晶體管的第一端用以接收該第一時鐘信號，該第五晶體管的第二端耦接該第二節點。

5.如權利要求4所述的移位寄存電路，其中該第n級移位寄存器的該輸入單元依據該第(n-i)級掃描信號、第(n+i)級掃描信號、順向掃描控制信號、及反向掃描控制信號，調整該第一節點的電壓電平，其中該順向掃描控制信號及該反向掃描控制信號的相位互補。

6.如權利要求1所述的移位寄存電路，其中該電壓耦合單元包括第六晶體管，該第六晶體管的控制端耦接該第一節點，該第六晶體管的第一端及第二端皆耦接該第二節點。

7.如權利要求1所述的移位寄存電路，其中該第n級移位寄存器還包括：

重置單元，依據重置信號調整該下拉控制信號的電壓電平。

8.如權利要求1所述的移位寄存電路，其中該第n級移位寄存器還包括：

第七晶體管，該第七晶體管的第一端耦接該輸入單元，該第七晶體管的第二端耦接該輸出端，該第七晶體管的控制端耦接該輸出端。

9.如權利要求1所述的移位寄存電路，其中該第n級移位寄存器還包括：

第八晶體管，該第八晶體管的第一端耦接該輸入單元，該第八晶體管的第二端耦接該第一節點，該第八晶體管的控制端耦接第二參考電壓。

10.如權利要求1所述的移位寄存電路，其中i＝2，j＝1。

11.如權利要求1所述的移位寄存電路，其中該下拉單元耦接該第一節點、該第二節點、及該輸出端。