[發明專利]用于填充互連結構的方法及設備

有效

• 申請號: 201810195785.0
• 申請日: 2012-04-13
• 公開（公告）號: CN108330518B
• 公開（公告）日: 2020-06-12
• 發明（設計）人: 喬納森·D·里德;朱煥豐
• 申請（專利權）人: 諾發系統有限公司
• 主分類號: C25D3/38
• 分類號: C25D3/38;C25D7/12;C25D17/00;C25D21/12;H01L21/288;H01L21/67;H01L21/768
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 沈錦華

本申請案涉及用于填充互連結構的方法及設備。本發明提供用于沉積銅及其它金屬的方法、設備及系統。在一些實施方案中，將晶片襯底提供到設備。所述晶片襯底具有帶有若干場區域及一特征的表面。將銅層鍍敷到所述晶片襯底的所述表面上。將所述銅層退火以使銅從所述晶片襯底的若干區域重新分布到所述特征。所揭示的方法、設備及系統的實施方案允許對晶片襯底中的特征的無空隙自底向上填充。

分案申請的相關信息

本案是分案申請。該分案的母案是申請日為2012年04月13日、申請號為201210109495.2、發明名稱為“用于填充互連結構的方法及設備”的發明專利申請案。

相關申請案交叉參考

本申請案主張以下申請案的優先權：2011年5月16日提出申請的第13/108,894號美國專利申請案、2011年5月16日提出申請的第13/108,881號美國專利申請案及2011年4月15日提出申請的第61/476,091號美國臨時專利申請案；所有三個申請案均以引用的方式并入本文中。

技術領域

本發明涉及半導體處理技術，特定來說，涉及一種用于填充互連結構的方法及設備。

背景技術

可使用鑲嵌處理(半導體處理技術)在集成電路上形成互連。鑲嵌處理涉及在形成于電介質層中的溝槽與導通孔中形成嵌入金屬線。在典型的鑲嵌工藝中，在半導體晶片襯底的電介質層中蝕刻溝槽與導通孔的圖案。接著，通過(舉例來說)物理氣相沉積(PVD)工藝將例如鉭(Ta)、氮化鉭(TaN)或TaN/Ta雙層的勢壘層沉積到晶片表面上。接著，通常使用電鍍工藝用銅填充所述溝槽與導通孔。由于電鍍通常需要在導電層上發生，因此可首先借助化學氣相沉積(CVD)或PVD工藝在勢壘層上沉積銅籽晶層。接著，可將銅電鍍到所述銅籽晶層上。

發明內容

本發明提供用于鍍敷銅及其它金屬的方法、設備及系統。根據各種實施方案，所述方法涉及將銅層鍍敷到晶片襯底上。可將所述銅層退火，此可使銅從晶片襯底的若干區域重新分布到晶片襯底中的若干特征。在一些情況下，鍍敷及后續退火充當多循環沉積工藝的一個循環。因此，所述沉積工藝可涉及連續執行的兩個或兩個以上鍍敷/退火循環。

在一些實施方案中，一種方法包含將晶片襯底提供到設備。所述晶片襯底包含具有若干場區域及一特征的表面。將銅層鍍敷到所述晶片襯底的所述表面上。接著將所述銅層退火，其中所述退火使銅從所述晶片襯底的若干區域重新分布到所述特征。

在一些實施方案中，所述晶片的所述表面進一步包含所述場區域及所述特征上方的襯里層。在一些實施方案中，可在鍍敷所述銅層之前在還原氣氛中將所述襯里層退火。可從由釕(Ru)、鈷(Co)、鎢(W)、鋨(Os)、鉑(Pt)、鈀(Pd)、金(Au)及銠(Rh)組成的群組中選擇所述襯里層。

在一些實施方案中，一種方法包含將晶片襯底提供到設備。所述晶片襯底包含覆蓋有襯里層的表面，所述表面包含若干場區域及一特征。借助電鍍工藝將銅層鍍敷到所述晶片襯底的所述表面上。接著將所述銅層退火，其中所述退火使銅從所述晶片襯底的若干區域重新分布到所述特征。可在還原氣氛中于約150℃到400℃的溫度下執行所述退火達約30秒到180秒的持續時間。

在一些實施方案中，一種設備包含鍍敷室、晶片襯底保持器、元件及控制器。所述鍍敷室經配置以保持電解液。所述晶片襯底保持器經配置以將晶片襯底保持于所述鍍敷室中。所述晶片襯底包含具有若干邊緣區域、若干場區域及一特征的表面。