[發(fā)明專利]半導(dǎo)體器件及其形成方法有效
| 申請?zhí)枺?/td> | 201810195046.1 | 申請日: | 2018-03-09 |
| 公開(公告)號: | CN109427657B | 公開(公告)日: | 2021-03-05 |
| 發(fā)明(設(shè)計)人: | 林建宏;范振禮;陳志壕 | 申請(專利權(quán))人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768;H01L23/528 |
| 代理公司: | 北京東方億思知識產(chǎn)權(quán)代理有限責(zé)任公司 11258 | 代理人: | 桑敏 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體器件 及其 形成 方法 | ||
本申請涉及半導(dǎo)體器件及其形成方法,公開了一種用于減少線的擺動的方法,該方法包括在襯底上方形成硅圖案化層并且在硅圖案化層上方沉積掩模層。掩模層被圖案化以在其中形成一個或多個開口。掩模層被薄化并且一個或多個開口被加寬,以提供較小的高寬比。然后掩模層的圖案被用來圖案化硅圖案化層。硅圖案化層進(jìn)而被用來圖案化將在其中形成金屬線的目標(biāo)層。
技術(shù)領(lǐng)域
本發(fā)明的實施例涉及半導(dǎo)體器件及其形成方法,尤其涉及線擺動(wiggling)的減少。
背景技術(shù)
為了在晶片上形成集成電路,因而使用光刻處理。典型的光刻處理涉及施加光致抗蝕劑以及在光致抗蝕劑上設(shè)定圖案。經(jīng)圖案化的光致抗蝕劑中的圖案被設(shè)定在光刻掩模中,并且由光刻掩模中的透明部分或不透明部分來設(shè)定。然后通過蝕刻步驟將經(jīng)圖案化的光致抗蝕劑中的圖案轉(zhuǎn)移到下方的特征,其中,經(jīng)圖案化的光致抗蝕劑被用作蝕刻掩模。在蝕刻步驟之后,去除經(jīng)圖案化的光致抗蝕劑。
隨著集成電路的尺寸不斷縮小,在光圖案化技術(shù)中使用的層的高縱橫比(aspectratio)堆疊可能導(dǎo)致在圖案轉(zhuǎn)移到非晶硅襯底期間產(chǎn)生不良的擺動阻力。線擺動會進(jìn)而導(dǎo)致圖案缺陷。圖案缺陷和線擺動可能會導(dǎo)致金屬圖案線斷裂并導(dǎo)致圖案不合格。
發(fā)明內(nèi)容
在一個方面,本申請?zhí)峁┝艘环N用于形成半導(dǎo)體器件的方法,包括:在襯底上形成圖案層;在圖案層上沉積第一掩模層;圖案化第一掩模層以在其中形成一個或多個開口;薄化第一掩模層;加寬第一掩模層的一個或多個開口;以及將第一掩模層的圖案轉(zhuǎn)移到圖案層。
在第二方面,本申請?zhí)峁┝艘环N用于形成半導(dǎo)體器件的方法,包括:在襯底上形成介電層,其中,襯底包含一個或多個有源器件;在介電層上形成掩模層;在掩模層上形成三層結(jié)構(gòu),三層結(jié)構(gòu)包括第一材料構(gòu)成的頂層、第二材料構(gòu)成的中間層、以及第三材料構(gòu)成的底層;圖案化頂層以形成第一組開口;將頂層的圖案轉(zhuǎn)移到中間層以形成第二組開口;將中間層的圖案轉(zhuǎn)移到底層以形成第三組開口;在第一維度上增大第三組開口,同時在第二維度上減小第三組開口;以及通過第三組開口蝕刻掩模層。
在第三方面,本申請?zhí)峁┝艘环N半導(dǎo)體器件,包括:襯底,在襯底中形成有一個或多個有源器件;觸點,耦合到一個或多個有源器件中的第一有源器件;以及觸點上的互連件,互連件包括耦合到觸點的金屬線,金屬線具有與觸點重疊的第一部分,其中,金屬線的第一部分?jǐn)[動,其中,金屬線的第一部分的平均中線與金屬線的第一部分的側(cè)壁的最遠(yuǎn)點之間的垂直距離是第一距離,其中,金屬線的第一部分的平均中線與金屬線的第一部分的側(cè)壁的最近點之間的垂直距離是第二距離,其中,第一距離與第二距離之間的差值大于零且小于并且其中,金屬線的第一部分與最接近的相鄰金屬線之間的間距在30nm與50nm之間。
附圖說明
結(jié)合附圖閱讀下面的詳細(xì)說明會最佳地理解本公開的各個方面。應(yīng)當(dāng)注意,根據(jù)產(chǎn)業(yè)的標(biāo)準(zhǔn)做法,各種特征不是按比例繪制的。事實上,為了討論的清楚性,各個特征的尺寸可能被任意增大或減小。
圖1至圖10示出了根據(jù)一些實施例的形成減小了擺動的金屬線的方法的中間步驟。
圖11示出了根據(jù)一些實施例的形成減小了擺動的金屬線的雙圖案化方法的中間步驟。
圖12-圖13示出了根據(jù)一些實施例的形成減少了擺動的金屬線的自對準(zhǔn)雙圖案化方法的中間步驟。
圖14示出根據(jù)一些實施例的一系列根據(jù)圖案形成的減少了擺動的金屬線的俯視圖。
圖15-圖16示出了根據(jù)一些實施例的用于在半導(dǎo)體襯底中形成半導(dǎo)體條的方法的中間步驟。
具體實施方式
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺灣積體電路制造股份有限公司,未經(jīng)臺灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810195046.1/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





